在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6595|回复: 6

[求助] 请教 什么样的时钟才是好的时钟? 怎样判定时钟信号的好坏?

[复制链接]
发表于 2011-8-18 21:23:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好? 如题:一般用什么参数判断时钟信号的好坏?  SoC 芯片对时钟信号有什么要求?  SOC芯片可以被设计成不需要外部晶振时钟源的吗?   USB控制器模块中的时钟数据恢复模块 中有一个参考时钟(是总线上信号时钟的4倍)  这个参考时钟有什么要求吗? 为什么是4倍,我们现在的一款SOC芯片中 这个4倍时钟 是通过pll倍频外部晶振实现的  , 可以将晶振省略  使用内部振荡器提供吗?   我的问题可能有点杂 ,大家能回答哪个就回答哪个  谢谢了啊,欢迎讨论 我是菜鸟 请多指教。
发表于 2011-8-22 09:47:54 | 显示全部楼层
哈哈 你一次问的太多啦
发表于 2011-8-22 11:11:38 | 显示全部楼层
frequency difference(jitter)
clock transition
duty cycle
发表于 2011-8-22 11:15:42 | 显示全部楼层
duty cycle在同时使用上下边沿的时候,有要求
发表于 2011-8-22 11:27:06 | 显示全部楼层
使用内部震荡器也是可以的,只要能满足时钟/数据要求,能正常的收发数据
为什么是4倍,我想应该跟代码设计有关
 楼主| 发表于 2011-9-2 15:41:48 | 显示全部楼层
回复 2# xinu2009


    嘿嘿
 楼主| 发表于 2011-9-2 15:49:10 | 显示全部楼层
回复 4# jun_dahai


    请问,如果我有一个OSC振荡器产生的时钟信号 精度都受那些因素的影响?   jitter  会影响精度吗? 为什么?   怎样检测时钟的精度?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 20:05 , Processed in 0.028865 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表