大家说，DC综合会不会把你的逻辑优化错误

小小子 · 发表于 2011-9-1 20:59:54

您需要登录才可以下载或查看，没有账号？注册

x

各位使用DC的大虾来说说，DC综合会不会把你的逻辑优化错误。
顺便问大家一个问题，为什么有时候在综合后仿真有的信号会成高阻态？

mysunnysky · 发表于 2011-9-1 22:05:34

reg 综合成dff。

jackertja · 发表于 2011-9-2 08:34:35

DC是可以相信的。
要怀疑也是最最最后一个怀疑的。

小小子 · 发表于 2011-9-2 09:37:43

回复 2# mysunnysky

问一下，什么情况下会把reg综合成dff？

MOSFET · 发表于 2011-9-2 10:32:05

一般出现这种问题，大部分原因都是自己的代码不规范造成的。
检查一下综合过程中的warning和自己的代码风格。

小小子 · 发表于 2011-9-2 14:51:47

回复 6# MOSFET

问一下，下面这个先判断a，再让a减1，这种代码有问题吗，谢谢：
always @ (posedge clk or negedge rst_b) begin
……
if (a != 0) begin
a <= a - 1'b1;
end
else ……

听飞鸟说 · 发表于 2011-9-2 15:06:34

程序代码什么的，最麻烦了

[讨论] 大家说，DC综合会不会把你的逻辑优化错误