在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2513|回复: 4

[原创] 哪位大侠知道Quartus中怎样进行LogicLock,具体步骤?

[复制链接]
发表于 2011-10-15 01:39:04 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近做一个项目, 单独一个模块的话,功能正常;
     如果加入其他模块,综合结果就功能不正常;

     如果用LogicLock 或 Increase Compile, 一般是什么流程?

     请各位大侠指点一二
发表于 2011-10-15 07:54:03 | 显示全部楼层
这个你就是加入了LOGICLOCK也要重新调试程序的,我觉得如果不是关键路径,那么可以不要加LOGICLOCK的。
比如我写的fpga程序,只要把一个0变为了1,就要重新调试程序的
发表于 2011-10-15 08:05:49 | 显示全部楼层
增量编译感觉没啥大用,同等高人解答。
发表于 2011-10-15 10:40:11 | 显示全部楼层
我也需要,希望有高手。多谢
发表于 2011-10-18 16:16:06 | 显示全部楼层
增量编译还是能缩短不少时间的,尤其是只修改了一点点的情况下。
不过一般都需要实现做好规划。
只在xilinx中用过,不知altera是否有一样的功能
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 05:18 , Processed in 0.022887 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表