dc综合的时候CLOCK和复位信号不加BUFFER，对时序没有影响吗？

addr · 发表于 2011-10-30 11:53:45

提示: 作者被禁止或删除内容自动屏蔽

haichao_xjtu · 发表于 2011-10-30 21:44:32

前端在做的时候clock tree的latency是可以在可已设置的，clock的skew在uncertainty里面，这个是一个预估值，一般设置的都相对大一点，给后短一点冗余，后端插入完后，pt做时序分析时，clock tree设置propagated就可以把时钟树的latency和skew都会算进去，所以一般pt的时序分析比较准确，dc的只是一个预估值，要等后端布局之后反标注在做一次分析。
看看dc的guide吧，里面有解释的。。。
set ideal net可以吧rst看做的一个理想的，不插入buffer。create clock 已经默认吧生成的clock设置成ideal的属性了，所以不会加入buffer的。。

addr · 发表于 2011-10-30 22:12:51

提示: 作者被禁止或删除内容自动屏蔽

eleven61525157 · 发表于 2011-10-31 20:36:30

前端在做的时候clock tree的latency是可以在可已设置的，clock的skew在uncertainty里面，这个是一个预估值， ...
haichao_xjtu 发表于 2011-10-30 21:44

登录/注册后可看大图

补充：在dc的时候clock和reset一般都设置为ideal_network，而reset的优化在placement的时候做掉（主要是DRC），而clock的优化要CTS的时候做，所以前期仅能用DC做初略的估计，按照20%的过约束一般OK

post1117 · 发表于 2011-10-31 21:26:38

同时十分感谢eleven61525157的热心帮助！

coolluoyi · 发表于 2011-11-22 22:39:43

快点升级啊。

账号		自动登录	找回密码
密码			注册

addr addr 当前离线积分 929 IP卡狗仔卡头像被屏蔽	发表于 2011-10-30 11:53:45 \| 显示全部楼层 \|阅读模式提示: 作者被禁止或删除内容自动屏蔽
addr addr 当前离线积分 929 IP卡狗仔卡头像被屏蔽	相关帖子 • 在数字电路中有没有办法将NMOS管用作高边开关 • 关于offset对输出DC工作点的影响 • 时序分析，保持时间不满足有影响吗？ • 现在感觉chipscope对设计本身有影响，怎么解决呢？求前辈。。 • 介电常数变化对电场的影响，求解释 • 求助:hold time violation • 低压共源共栅电流镜线性区的问题 • DCDC内外补偿问题
	回复使用道具举报提升卡沉默卡喧嚣卡变色卡

addr addr 当前离线积分 929 IP卡狗仔卡头像被屏蔽	楼主\| 发表于 2011-10-30 22:12:51 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
addr addr 当前离线积分 929 IP卡狗仔卡头像被屏蔽
	回复支持反对使用道具举报

[求助] dc综合的时候CLOCK和复位信号不加BUFFER，对时序没有影响吗？

相关帖子

浏览过的版块

站长推荐 /1