在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 10623|回复: 5

[求助] 请问从下面这个FPGA的综合结果,能够知道这个模块的一些什么信息?谢谢

[复制链接]
发表于 2010-3-29 10:48:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问从下面这个FPGA的综合结果,是否能够知道这个模块的需要多少们的资源,还有啥其它信息?谢谢
 楼主| 发表于 2010-3-29 11:05:37 | 显示全部楼层
[quot[[img][img][img][img][img][/img][/img][/img][/img][/img]img][/img]e][/quote]
 楼主| 发表于 2010-3-29 11:11:22 | 显示全部楼层
图片,希望看得到
aaaaaa.bmp
发表于 2010-3-29 11:29:02 | 显示全部楼层
用了多少门很难估算了。只能大概算算用了多少lut。而且你还用了dsp block。最好取消dsp block。看看用了多少lut就大概有数了。
如果你想移植到别家的产品上。直接用那家的软件综合一下最好。各家产品结构不一样。综合器出来的东西还是很大区别的。
 楼主| 发表于 2010-3-29 16:36:10 | 显示全部楼层
请问,
如何取消DSP block呢?
发表于 2011-11-27 20:40:23 | 显示全部楼层
这个一目了然啊,要看看synopsys的综合结果,那可复杂了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-14 11:52 , Processed in 0.028303 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表