在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: jerome555

FPGA学习小结(一)

[复制链接]
发表于 2011-2-10 13:41:08 | 显示全部楼层
very good summary for new guys.

Thanks a lot.
发表于 2011-2-11 13:24:34 | 显示全部楼层
good good study, day day up
发表于 2011-2-11 13:38:34 | 显示全部楼层
LZ总结的不错啊,受教了!
有个问题想问问LZ,如果在时钟路径上有组合逻辑,产生的时钟还是上global clock tree吗?
前后两个时钟除了有skew之外,驱动能力有多大差别呢?
发表于 2011-2-16 17:33:43 | 显示全部楼层
谢谢楼主!!
发表于 2011-2-17 09:41:15 | 显示全部楼层
学习了,谢谢
发表于 2011-2-26 22:07:07 | 显示全部楼层
看看。。。。
发表于 2011-2-27 14:29:45 | 显示全部楼层
ss说的好
发表于 2011-2-28 20:29:39 | 显示全部楼层
先学习一下,谢谢!
发表于 2011-2-28 23:34:18 | 显示全部楼层
学习了,谢谢分享
发表于 2011-3-4 12:11:49 | 显示全部楼层
宝贵的经验啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 13:54 , Processed in 0.022537 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表