在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4620|回复: 6

[求助] 如何让Differential LVPECL和3.3v LVCOM电压标准在同一个bank共存?

[复制链接]
发表于 2010-5-20 10:23:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大哥,小弟现在用的芯片是ep3c40f324i7,我在bank5上有一个差分时钟,锁到了PIN_N17和PIN_N18,另外我们在bank5上还有一些其他使用3.3v LVCOM电压的输入和输出引脚。在工程编译的时候,提示电压标准不兼容,所以想咨询一下,能否通过设置Quartus II 在编译的时候避开 IO电压检测,让工程能编译通过?
发表于 2010-5-20 11:16:36 | 显示全部楼层
貌似可以啊!!
 楼主| 发表于 2010-5-20 12:48:51 | 显示全部楼层
那应该怎么设置呢,你的能编译通过吗,能否指教一下?
发表于 2010-10-12 11:14:24 | 显示全部楼层
you can not do it
发表于 2011-8-24 21:37:59 | 显示全部楼层
问一下FAE比较好吧
发表于 2011-8-25 08:07:08 | 显示全部楼层
设置一下I/O的反转率就可以了,这样就能够让软件不检测那个的,
发表于 2011-11-27 10:33:50 | 显示全部楼层
xiexie
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-16 08:13 , Processed in 0.027993 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表