如何让Differential LVPECL和3.3v LVCOM电压标准在同一个bank共存？

wanghongjin · 发表于 2010-5-20 10:23:01

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位大哥，小弟现在用的芯片是ep3c40f324i7,我在bank5上有一个差分时钟，锁到了PIN_N17和PIN_N18，另外我们在bank5上还有一些其他使用3.3v LVCOM电压的输入和输出引脚。在工程编译的时候，提示电压标准不兼容，所以想咨询一下，能否通过设置Quartus II 在编译的时候避开 IO电压检测，让工程能编译通过？

ydlm42sj · 发表于 2010-5-20 11:16:36

貌似可以啊！！

wanghongjin · 发表于 2010-5-20 12:48:51

那应该怎么设置呢，你的能编译通过吗，能否指教一下？

aron_2010 · 发表于 2010-10-12 11:14:24

you can not do it

zcs841017 · 发表于 2011-8-24 21:37:59

问一下FAE比较好吧

shiyinjita · 发表于 2011-8-25 08:07:08

设置一下I/O的反转率就可以了，这样就能够让软件不检测那个的，

analogbsliu · 发表于 2011-11-27 10:33:50

xiexie

[求助] 如何让Differential LVPECL和3.3v LVCOM电压标准在同一个bank共存？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1