数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31024|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 630 631 632 633634635 636 637 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[讨论] 请问大家做的设计，有没有没有复位的寄存器？ ...2	ohgreat 2011-10-31	117691	elone 2011-11-10 17:03
[求助] 急！！！spice网表求助！！！	fengzhishang58 2010-6-1	22331	elone 2011-11-10 17:01
[求助] FPGA+SRAM的视频采集请问有人做过没啊	魏志鹏 2010-11-30	72934	xiehk 2011-11-10 16:24
[求助] cyclone4的电流怎么选取？	caiying1909 2011-11-10	04522	caiying1909 2011-11-10 15:52
[求助] 如何实现在quartus中写乘号不调用altera的FPGA芯片自带的乘法器	sages 2011-6-7	87898	summuy 2011-11-10 15:49
[原创] 紧急求教，谁做过红外通信的Verilog代码？	tyhwrmy 2010-10-21	16064	alvin123 2011-11-10 15:07
[求助] ‘define 和 parameter 的区别 ...2	追天鹅的青蛙 2011-7-4	105800	cozyzhang 2011-11-10 13:01
[讨论] 男生学数字前端好还是学数字后端好	tobemyself 2011-11-7	32497	guoyu 2011-11-10 11:47
[求助] 发现dc不能综合层次化例化	hedayyt 2011-11-9	13440	everhappy 2011-11-10 10:26
[讨论] 如何检测I2C的开始条件和结束条件？ ...2	ohgreat 2011-11-8	136635	lizhaohong520@ 2011-11-10 08:45
[求助] 程序问题求指教！verilog	lixuecheng 2011-10-28	72300	yuancirclejun 2011-11-9 22:04
[求助] ISE自带仿真Isim与第三方仿真软件modelsim6.6的仿真结果不一致，求解	wjw576657631 2011-9-21	87858	xjm527 2011-11-9 18:39
请问一般对于复位信号rst用高电平或低电平有效的原因？ ...2 3	yifan225 2005-10-12	2228204	menghuan3133 2011-11-9 18:21
[求助] FPGA前端后端分别指的是什么	Johnny_Cheng 2011-11-7	98754	menghuan3133 2011-11-9 18:16
[求助] 求助：FPGA管脚分配	zyt0224 2011-11-3	73080	menghuan3133 2011-11-9 18:10
[原创] 请问如何在verilog设计中使用M9K的片上存储器呢？	kknd2009 2011-11-9	34680	kknd2009 2011-11-9 17:50
[求助] 请问function和task可用来实现可综合模块么？	psd0208 2010-1-21	75506	418478935 2011-11-9 17:02
[求助] 问一个CYCLONE III时钟输出驱动DA芯片的问题	feitengyu 2011-11-9	12215	guoyu 2011-11-9 16:21
[原创] Xlinx ISE12.4 不支持时钟和复位信号在同一个敏感列表吗？	nikalew 2011-11-8	32334	zhy_seu 2011-11-9 16:05
[讨论] 关于门级网表中一些参照物的表示意思!!!	531472320 2011-11-8	22295	marsfabio 2011-11-9 14:07
[活动] XILINX LX9开发板免费试用专版活动最新进度（实时更新）	jackzhang 2011-7-20	84125	SHAQ522 2011-11-9 11:05
[求助] VCS覆盖率问题	lovemei 2010-5-18	85782	mikiahmikiah 2011-11-9 10:30
[求助] 请教关键路径的判定以及相关概念~谢谢 ...2	thanksoar 2011-9-10	109369	jack888518 2011-11-9 02:04
[求助] D触发器级联能否解决亚稳态的逻辑问题	leomeng 2011-11-8	33424	jack888518 2011-11-9 01:48
[活动] 赛灵思最新技术校园巡演	jackzhang 2011-11-8	02726	jackzhang 2011-11-8 22:30
[讨论] 请教综合时碰到的问题	3lll 2011-11-8	03622	3lll 2011-11-8 22:22
[讨论] AT89S52串行下载不成功	hqhjj 2011-11-7	35213	zhang2000 2011-11-8 22:18
[求助] Nexys 3的板子如何供电和下载	subrant 2011-11-8	02794	subrant 2011-11-8 20:55
[求助] synopsys dc执行analyze先读入的package file是什么文件？	xdbpf 2011-11-6	25827	xdbpf 2011-11-8 17:12
[原创] 都试用完毕没有，结果咋样了。	yangkun521316 2011-10-9	93679	jackzhang 2011-11-8 14:57
[求助] DC使用问题	tangyutao 2011-11-3	52462	syf1088 2011-11-8 11:06
Tetramax中定义时钟问题	robberxiong 2009-4-25	82430	syf1088 2011-11-8 10:47
[求助] verdi仿真过程中始终只调用单核CPU，不能发挥全部CPU，是不是有啥设置的啊	龙溪小泮 2011-10-31	22282	sunrisewu 2011-11-8 09:40
[求助] 关于时序分析中的关键路径	sunt8707 2011-10-13	43228	智慧棒 2011-11-7 22:19
[求助] 求助：跪求LZW算法的Verilog HDL 代码的相关资料	xiaosha921 2011-5-3	15627	red_hat 2011-11-7 18:46

1 ... 630 631 632 633634635 636 637 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31024|排名: 11

快速发帖

浏览过的版块

站长推荐 /1