Technology Map Viewer与RTL Viewer描述电路不一样

speedUp · 发表于 2011-12-22 15:32:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

以下Code是一个接口电路中的一个DFF，
always @(posedge scl or negedge rstb)
begin
if (!rstb) dff0 <= 1'b1;
else dff0 <= isda;
end
用Quartus II 7.2综合后，查看Technology Map Viewer - Post-Mapping，为什么isda会经过一个COMB(NOT)后输入到dff的D端呢？而查看RTL Viewer描述的电路结构与Code所描述的一样。如果我故意将isda取反输给dff0，Technology中就不会出现COMB(NOT)，这是什么引起的呢？

speedUp · 发表于 2011-12-22 18:22:00

回复 1# speedUp
已经找到问题了,它在DFF的输出口加了个反相器,所以逻辑是对的.至于为什么综合出这样子的电路,就不是很明白了.

shiyinjita · 发表于 2011-12-22 22:28:16

我觉得RTL只是一个简单的综合，而map确实结合这芯片结构来综合的，比如altera的FF他本身没有反向端口，所以要通过查找表来生成一个not门

zhangbinsniper · 发表于 2011-12-23 23:52:28

技术视图是FPGA真实的实现，而RTL只是门电路结构

[求助] Technology Map Viewer与RTL Viewer描述电路不一样

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2