在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2113|回复: 8

[求助] FPGA中怎么实现clock gate

[复制链接]
发表于 2011-12-23 10:21:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
?直接写latch和and语句?
发表于 2011-12-23 11:04:40 | 显示全部楼层
在FPGA中一般都是gated data
发表于 2011-12-23 11:27:18 | 显示全部楼层
每种fpga情况不同吧
 楼主| 发表于 2011-12-23 14:07:35 | 显示全部楼层
回复 2# vongy
FPGA不比ASIC,clk tree不能自己随意搭,尝试着用latch和and搭clk gate在fpga中,但是综合之后出来FPGA上电跑就有一些问题,莫名其妙的,sim都OK
发表于 2011-12-23 14:16:00 | 显示全部楼层
global gated的可以。dynamic gated 一般都是转到gated data。
发表于 2011-12-23 15:00:31 | 显示全部楼层
FPGA中一般不建议用门控,还是用使能吧!
发表于 2011-12-26 11:19:28 | 显示全部楼层
应该有专门的时钟门控单元可例化使用的吧,这种单元不会被FPGA随意优化的,类似BUFG一类的。
发表于 2011-12-26 16:55:19 | 显示全部楼层
用FPGA工具生成,不要手写
发表于 2011-12-26 17:22:52 | 显示全部楼层
不建议门控是时钟,用使能,能更好的保证你的设计稳定性。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 03:34 , Processed in 0.020802 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表