在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6768|回复: 5

[求助] ASIC/FPGA功耗估算中的翻转率问题

[复制链接]
发表于 2011-11-24 14:34:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
一个用FPGA实现的设计,计划移植到ASIC上。   FPGA用的是Altera的,计划先用Quartus的编译结果估算ASIC的功耗。

需要数据:

由LE估算出门数
RAM bit数
工作频率
翻转率  


目前的问题是翻转率怎么进行估算,有没有大概的方法?

我看到有的估算工具给出典型值12.5%或者 25%,但芯片的动态功耗和翻转率貌似成正比,如果这个值给错了,误差就太大了。
发表于 2011-11-24 19:19:22 | 显示全部楼层
工具是可以计算翻转率的
具体的忘了,也没用过:)
发表于 2011-11-25 09:24:12 | 显示全部楼层
你这个里面干扰太大。
用le估算门就已经不太精确了。
另外你只能用le换算有多少个等效门,比如nand2,但实际情况根本不可能都是nand2.

你这里的误差,可能就比那12.5的误差大了。
发表于 2011-11-25 09:30:29 | 显示全部楼层
估算门数都要靠经验,估算功率就更没谱了。
发表于 2011-12-23 07:18:56 | 显示全部楼层
ASIC中,精确的功耗评估,要靠反标仿真波形
发表于 2011-12-23 13:24:36 | 显示全部楼层
要仿真才能估算
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 03:15 , Processed in 0.042543 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表