xilinx spartan3 FPGA内相同bank中的多个Vcco必须接一个电压吗？能否空置？

zhangqi2005 · 发表于 2009-12-23 13:59:17

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zhangqi2005 于 2009-12-23 17:58 编辑

大家好，有个问题想请教大家。spartan3A 芯片中相同bank内的6个Vcco必须接一个电压吗？可以空置一部分吗？如果相同bank内的Vcco内部都是相连的，那怎么还需要6个Vcco管脚？还有，同一个bank内往往有大约6个VREF，这个几个VREF对相同bank内所有的I/0口都有效吗？同样的道理，既然都有效那么一个bank设置一个VREF不就行了吗？

feilang250 · 发表于 2009-12-23 19:56:18

我也想知道，帮顶了

tks15 · 发表于 2009-12-24 04:07:41

I think you can find out from datasheet!!

zhangqi2005 · 发表于 2009-12-24 11:02:07

看了下手册，有些感觉了，还是我本人亲自来回答吧。
1，一个bank内所有的Vcco要连在一起，即使这个bank没有使用。一个bank内所有的Vcco必须相同，一个bank内的I/O不能够使用2种，Vcco标准。还有如果一个bank不需要Vcco，把这些 Vcco连接到一些可以获得的外部电压时可取的。（Vcco不能做I/O用哦）
2，如果一个bank内的任何一个I/O口的标准使用了VREF，那么这个bank内所有的VREF必须相连，当然接的VREF电压也一样，这样也规定了一个bank内所用的VREF只有一个电压值，两个VREF值不同的标准不可以放在同一个bank内。如果VREF用不着，这些管脚可以用作User I/O，或者input I/O。

zhangqi2005 · 发表于 2009-12-24 11:34:25

还有，一个bank用多个电源管脚应该是为了均衡的供电，避免一个管脚电流过大。

handsomehhj · 发表于 2009-12-26 15:56:45

芯片有很多内部互联的电源。原因是即使内部连接，但从一个管脚输入的电流有限，另外，内部互联还有压降。
所以，都要外部连接。

zm218wri · 发表于 2011-12-21 23:53:26

说得够清楚！

[求助] xilinx spartan3 FPGA内相同bank中的多个Vcco必须接一个电压吗？能否空置？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] xilinx spartan3 FPGA内 相同bank中的多个Vcco必须接一个电压吗？能否空置？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /1

[求助] xilinx spartan3 FPGA内相同bank中的多个Vcco必须接一个电压吗？能否空置？