FPGA分配管脚和时序的关系

guoteng2000 · 发表于 2011-12-28 16:44:52

您需要登录才可以下载或查看，没有账号？注册

x

详细见图片，芯片为SPARTAN3E_XC3S_500E_PQ208

guoteng2000 · 发表于 2011-12-28 16:46:22

传了两张一样的图片

shiyinjita · 发表于 2011-12-28 17:07:27

呵呵，如何频率不高，就近分配就可以了的，如果高的话，看你的要求了

qlengyu · 发表于 2011-12-29 08:15:53

IP类型管脚只能做输入，不能做输出
时钟信号一般接在全局时钟管脚上，就是后缀带GLK的那些管脚
P跟N是与差分信号P端与N端对应的，若不是差分信号，不必关注

可以在网上搜点管脚配置方面的文档参考参考

[讨论] FPGA分配管脚和时序的关系