在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2044|回复: 1

[求助] 关于FPGA时钟管脚分配和时钟网络的问题

[复制链接]
发表于 2013-8-21 09:53:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 robertslyh 于 2013-8-21 10:46 编辑

最近在调Cyclone V的ddr3硬核,里面给ddr3的本地时钟在管脚分配时必须要和别的硬核功能管脚在同一个bank,否则编译不通过。但是我采用的FPGA时钟信号在另一个bank。后来发现在管脚分配(pin planner)里面,和硬核功能管脚在同一个bank里面是有一些全局时钟(GCLK)管脚的。如果我直接把这个管脚当作是ddr3的本地时钟输入,分配好以后ddr3是否就相当于已经输入本地时钟了?这里对这些全局时钟还不是很明白,是不是说给了FPGA时钟以后,其他的GCLK都呈现了这个原始时钟的特性,直接分配就可以了?还是得通过一些其他设置?
谢谢大家提供思路啊!
 楼主| 发表于 2013-8-22 09:35:26 | 显示全部楼层
继续求指导
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 00:03 , Processed in 0.016534 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表