在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2900|回复: 1

[求助] 紧急贴!!!vhdl转成原理图的时候就会报错“,不支持这个端口输入的类型”,

[复制链接]
发表于 2016-5-2 12:10:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
这是一个数字时钟寄存器程序,我按照书上的程序输入到Quartus2 9中,编译通过了,但是在生成元器件时出现这个错误,Error (10017): Can't create symbol/include/instantiation/component file for entity "REG" because port "NEW_ALARM_TIME" has an unsupported type。Error (10017): Can't create symbol/include/instantiation/component file for entity "REG" because port "ALARM_TIME" has an unsupported type。以下是程序

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
PACKAGE P_ALARM IS
  SUBTYPE T_DIGITAL IS INTEGER RANGE 0 TO 9;
  SUBTYPE T_SHORT IS INTEGER RANGE 0 TO 65535;
  TYPE T_CLOCK_TIME IS ARRAY (6 DOWNTO 0)OF T_DIGITAL;
   TYPE T_DISPLAY IS ARRAY (6 DOWNTO 0)OF T_DIGITAL;
END PACKAGE P_ALARM;
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE WORK.P_ALARM.ALL;
ENTITY REG IS
  PORT(NEW_ALARM_TIME:IN T_CLOCK_TIME;
       LOAD_NEW_A:IN STD_LOGIC;
       CLK:IN STD_LOGIC;
       RESET:IN STD_LOGIC;
      ALARM_TIME:OUT T_CLOCK_TIME);
END ENTITY REG;
ARCHITECTURE ART OF REG IS
  BEGIN
  PROCESS(CLK,RESET) IS
   BEGIN
IF RESET='1' THEN
     ALARM_TIME(0)<=0;
     ALARM_TIME(1)<=0;
     ALARM_TIME(2)<=0;
     ALARM_TIME(3)<=0;
     ALARM_TIME(4)<=0;
     ALARM_TIME(5)<=0;
    ELSE
IF RISING_EDGE(CLK) THEN
   IF LOAD_NEW_A='1' THEN
      ALARM_TIME<=NEW_ALARM_TIME;
      END IF;
    END IF;
    END IF;
   END PROCESS;
END ARCHITECTURE ART;

应该把T_CLOCK_TIME 改成什么类型才能通过,求大神指点!!紧急贴,非常紧急!!!
发表于 2016-5-3 12:45:26 | 显示全部楼层
T-CLOCK_TIME 是你自定义的数据类型。
要么你是没把包含该数据类型的定义文件没有include进去,要么你定义有错。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 16:05 , Processed in 0.013927 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表