后端综合时钟求助！！！！！！！

oceanlee · 发表于 2016-3-22 15:26:40

您需要登录才可以下载或查看，没有账号？注册

x

各位大神求助，我现在做综合的话，整个数字电路时钟是通过RC来产生的，由于RC并不是PLL那样精准，所以对于电路综合时，这个时钟怎么进行约束！！！

求教

oceanlee · 发表于 2016-3-22 15:27:27

自己顶一下！

oceanlee · 发表于 2016-3-22 15:28:44

大神，大神们求帮忙。。。在线等

oceanlee · 发表于 2016-3-23 10:01:44

版主能不能帮忙？

xpw · 发表于 2016-3-23 11:04:53

时钟不准的话，clock uncertain设大点就行了

大龄文艺男青年 · 发表于 2016-3-23 17:19:22

uncertainty 设大点呗

jiazhang · 发表于 2016-4-23 19:01:36

回复 1# oceanlee

弱弱问下 RC指的什么呢？

oceanlee · 发表于 2016-4-26 11:15:16

回复 7# jiazhang

时钟是RC振荡产生的。由于晶振的起振时间比较长，所以采用RC振荡做初始时钟。不过现在解决啦

oceanlee · 发表于 2016-4-26 11:16:13

回复 6# 大龄文艺男青年

是的。多谢回复！基本上uncertain设比较大

jiazhang · 发表于 2016-4-26 12:09:53

回复 8# oceanlee

恩，应该就是采用uncer设置大一些的方法

[求助] 后端综合时钟求助！！！！！！！