在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] 关于由RTL得到状态图求助 songchao236 2011-12-20 23266 songchao236 2011-12-22 08:42
[求助] xilinx spartan3 FPGA内 相同bank中的多个Vcco必须接一个电压吗?能否空置? zhangqi2005 2009-12-23 66557 zm218wri 2011-12-21 23:53
[求助] 有哪位高手做过将Serdes加在FPGA中吗?  ...2 xiaokira 2010-4-14 125568 vongy 2011-12-21 23:04
[原创] 无盘工作站 vmware synopsys licence gerry1812 2011-12-21 01828 gerry1812 2011-12-21 16:04
请教后仿真中一个重大发现timescale  ...2 xinyancode 2004-11-21 127525 shxr 2011-12-21 14:27
[求助] verilog代码 信号同步问题 longjilb 2011-12-20 42443 bunengwang 2011-12-21 12:59
请教Modelsim的一个用法技巧,大家都需要的  ...2 xinyancode 2005-1-27 116235 nathanxgx 2011-12-21 10:00
[求助] 数字clock generator 怎么做? lhlhualin 2011-8-29 73298 vongy 2011-12-21 01:01
[求助] 求教 关于FPGA中 的clock skew 的问题  ...2 ajuehe 2011-12-10 105840 ajuehe 2011-12-21 00:12
[求助] synplify retiming jerry365 2011-11-22 62929 kingmemory 2011-12-20 23:18
[求助] 想做IC设计,该怎么安排学习流程  ...2 wyyg 2011-12-8 145443 vinsung 2011-12-20 21:42
[招聘] 关于求职的问题 请各位慷慨支招 啊 chenj0217 2011-10-25 93338 shuli124 2011-12-20 17:51
[求助] FPGA中用posedge CLK 还是negedge CLK来抓信号呢 pausebreak 2011-12-15 35963 shuli124 2011-12-20 17:31
[求助] i2s模块的时钟接口 johnnyluck 2011-12-15 33543 shuli124 2011-12-20 17:23
[求助] 关于分频时钟做时钟  ...2 shxr 2011-12-8 105632 shuli124 2011-12-20 17:09
[求助] 用verilog实现简单的分频,请高手出招。 cococenstar 2011-12-19 84040 shuli124 2011-12-20 16:44
[求助] 为什么Timequest的waveform中datarequired time在 latch edge 后面? lhy217 2011-12-20 02279 lhy217 2011-12-20 15:43
[求助] xupv5-lx110t UCF中pinK29 invalid oyzq_416 2011-12-20 05439 oyzq_416 2011-12-20 14:24
[求助] 哪些接口可以热插拔 qingweisan 2011-12-19 34421 jack888518 2011-12-20 12:09
[求助] 可以教我如何寫pwm程式的testbench 嗎 wulove1029 2011-12-19 23658 wulove1029 2011-12-20 01:44
[求助] 关于fedora下XILINX USB 的驱动问题 xiangql 2011-12-19 02054 xiangql 2011-12-19 21:57
[求助] Quartus综合后仿真怎么实现?不是后仿真?  ...2 歪枣树 2011-12-11 107535 buley 2011-12-19 12:49
[求助] 请教VHDL中的移位函数 wanyug 2011-12-6 23931 buley 2011-12-19 12:47
[求助] 求助 verilog 转 Hspice yatezhimi 2011-12-18 14804 solarwafer 2011-12-18 23:22
[求助] 请关注!请教一下synplify pro的问题! canoeeda 2011-12-13 35733 canoeeda 2011-12-18 20:41
[求助] 怎么知道IP CORE是否收费 guoteng2000 2011-12-18 25141 solarwafer 2011-12-18 18:59
[求助] 真心求助数字IC面试应该注意问题  ...2 kalote 2011-12-1 1015602 鱼香肉丝 2011-12-18 14:52
[原创] fpga 芯片价格查询网站 weizhiheng 2011-7-17 85415 weizhiheng 2011-12-18 09:58
[求助] 求助:signal tap采样与实际情况完全不同 zyt0224 2011-12-7 53761 xiaoli055 2011-12-17 23:57
[讨论] 在业界,对于跨subchip之间高效异步交互有什么好的方法??? richardman0 2011-12-3 53973 cxwl_wuxi 2011-12-17 23:27
[求助] 毕设 前端,后端?  ...2 zbtian 2011-12-7 135993 zhanjunyi 2011-12-17 20:28
[原创] Xilinx virtex-6系列的FPGA做设计,一般可以跑到多少?400MHz以上有没有人跑过 txd208 2011-12-15 43776 evervotion 2011-12-17 10:37
[求助] Altera内存问题 neogeo3721 2011-12-7 74441 fuyaolong 2011-12-16 20:50
[求助] 关于test_bench shxr 2011-12-15 93428 asic_wang 2011-12-16 17:03
[讨论] 关于DC的report_power -hier问题 ohgreat 2011-12-16 02259 ohgreat 2011-12-16 16:25
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-15 13:46 , Processed in 0.078662 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块