数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 625 626 627 628629630 631 632 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 入门ASIC，求推荐经典书籍	hitzzc 2012-2-11	82613	mosou 2012-2-20 17:22
[讨论] 数字IC工程师	LVboy 2012-2-17	32474	jackertja 2012-2-20 16:26
[求助] altera DDRII Controller	l2002924700 2012-2-19	13183	l2002924700 2012-2-20 11:28
[求助] 菜鸟请教代码问题 ...2	longjilb 2012-2-11	144502	longjilb 2012-2-19 20:55
[解决] ISE12.1 中的impact怎么如何添加XCF128X配置芯片	yanhuiqiang 2012-2-18	03140	yanhuiqiang 2012-2-18 21:20
[求助] 怎样比较两个时钟频率	longjilb 2012-2-16	32590	longjilb 2012-2-18 18:03
[求助] quartus9中，怎样设置可以单独对不同模块的时序进行约束啊？	hean281 2012-2-18	12432	挂在天边的鱼 2012-2-18 15:54
[求助] 有没有做过matlab生成算法比对文件，和FPGA仿真输出比对的工作呢	mica007 2012-2-18	12618	挂在天边的鱼 2012-2-18 15:47
[求助] 文献看的头大了，求解释	atlandis 2012-2-18	01947	atlandis 2012-2-18 12:12
[原创] 大家猜猜这个输出	atlandis 2012-2-17	42585	atlandis 2012-2-18 08:20
[求助] cpld 计数器从0开始计数记到16停止，上电之后计数器不工作。 ...2	bwl19881019 2012-2-7	135687	zzczx 2012-2-17 20:34
[求助] 请问怎样选购 xilinx下载线？	箜篌 2012-2-17	11848	buley 2012-2-17 17:34
[求助] 请教一个寄存器的spec有点看不懂（已解决）	atlandis 2012-2-14	53514	atlandis 2012-2-17 11:04
[求助] 请问AHB标准中Hsel信号的作用范围？	atlandis 2012-2-17	02469	atlandis 2012-2-17 10:42
[求助] unload regesist and retention	abcyjpabc 2012-2-17	02143	abcyjpabc 2012-2-17 10:10
verilog 的问题	ydlm42sj 2009-5-11	45213	davidlee_cosmo 2012-2-17 06:40
[求助] 谁对DSCN2801这个芯片了解啊？SHA1验证模块具体怎么工作的啊？	langding831 2012-2-16	02508	langding831 2012-2-16 22:10
[求助] altera的lpm_mult的使用问题	a52581120 2012-2-11	810255	a52581120 2012-2-16 11:44
求BT656和BT601标准	zlhrsy 2006-7-25	713085	heritor 2012-2-16 00:07
[求助] cell delay	lyz543212 2011-12-26	43462	harry1862pd 2012-2-15 22:14
[求助] 讨论：quartus中verilog例化得问题 ...2	jium007 2010-4-29	1710124	liuxun1987 2012-2-15 16:55
modelsim除了看波形，还有什么功能？ ...2 3 4	7867 2003-8-30	3212182	小CCC 2012-2-15 11:24
[求助] modelsim破解	孤漠一剑 2012-2-14	13829	darrenxu 2012-2-15 11:19
[求助] 循环语句的时序是什么样的呢	john3851 2012-2-14	32511	jackertja 2012-2-15 10:25
[求助] 速求服务器配置	腐朽的青春99 2012-2-14	24809	腐朽的青春99 2012-2-14 16:55
[求助] testbench里面如何显示一个模块的内部reg变量	brucelu104 2012-1-30	63501	duan_dzj 2012-2-14 14:13
[求助] 请教一下，testbench里for循环嵌套无法正确执行	brucelu104 2012-2-11	44288	mafan88 2012-2-14 11:25
[求助] altera DDRII Controller 使用	l2002924700 2012-2-14	01868	l2002924700 2012-2-14 10:06
请问一个FPGA中简单双口(SDP)RAM数据位宽的问题，谢谢！	xiangunidv 2008-9-6	13451	wucaidai 2012-2-14 07:38
[求助] 关于keil	魏志鹏 2012-2-13	01849	魏志鹏 2012-2-13 16:23
vhdl中 2维数组怎么定义？ ...2	3650054 2003-10-23	1411263	superlazer 2012-2-13 14:01
[求助] 请问计算机组成原理有什么模拟软件可以模拟么谢谢	eeter 2012-2-8	11983	eeter 2012-2-13 11:19
[求助] 请问这段代码风格是不是很差，语法是不是正确 ...2	atlandis 2012-2-9	134041	xinu2009 2012-2-13 10:01
[原创] check_timing 的问题	fengzhepianzhou 2011-12-5	54319	milesjin 2012-2-12 12:38
[求助] 请教两个写verilog代码的基本问题（已解决，谢谢） ...2	atlandis 2012-2-10	114307	freeme_up 2012-2-12 05:35

1 ... 625 626 627 628629630 631 632 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 13

快速发帖

浏览过的版块

站长推荐 /2