在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2898|回复: 1

请问一个FPGA中简单双口(SDP)RAM数据位宽的问题,谢谢!

[复制链接]
发表于 2008-9-6 10:39:10 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近看V5数据手册上说使用同一个块状RAM,SDP的位宽可为真双口的两倍(好像Xilinx和Altera的FPGA都有这个说法)。
我想了一下,以本身一个端口位宽32b为例。在使用SDP情况下可以进行64b的读写,实现起来无非是同时用两个端口所有的数据位,这样就可以实现。但这样来就出现个问题,那就是在一个端口写(读)的时候就要屏蔽另一个端口的读(写)。这个功能通过外围逻辑可以实现,但实现起来给时序带来很多问题,有可能一个端口的操作将被屏蔽很多个周期。
请问谁能给我解惑一下,谢谢!
发表于 2012-2-14 07:38:34 | 显示全部楼层
同问,谁能帮忙解答一下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 12:35 , Processed in 0.018035 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表