设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › quartus9中，怎样设置可以单独对不同模块的时序进行约束 ...
返回列表 发新帖
查看: 2340|回复: 1

[求助] quartus9中，怎样设置可以单独对不同模块的时序进行约束啊？

[复制链接]
hean281
发表于 2012-2-18 00:49:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
具体是在工具栏什么位置啊   最好可以说的详细点    谢谢
时序约束

相关帖子
回复

使用道具 举报

发表于 2012-2-18 15:54:25 | 显示全部楼层
这个不清楚，但是应该可以自己写时序约束文件来实现吧...
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-10 17:02 , Processed in 0.416659 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表