FPGA的门控时钟如何时序约束

nplayer · 发表于 2015-9-20 20:40:34

您需要登录才可以下载或查看，没有账号？注册

x

请问诸位：
FPGA上有一个门控时钟，这个门控时钟是否需要在时序约束中定义，该如何定义与其源时钟的关系；如何解决该门控时钟与其源时钟之间的时序违例。
谢谢！

fpga008 · 发表于 2015-9-21 11:01:53

直接剔除就行了，如：
set_false_path -to [get_pins */S*]

nplayer · 发表于 2015-9-21 15:45:15

直接剔除？
有一个信号穿过源时钟和门控时钟报告中有此信号的hold违例，如何解决？
谢谢诸位

老阮 · 发表于 2015-9-21 17:21:12

FPGA不要搞门控时钟，延迟比较大，不像ASIC。

fpga008 · 发表于 2015-9-22 09:55:18

你是例化的BUGCE吗？还是你自己写的RTL代码？

nplayer · 发表于 2015-9-22 15:00:33

这个FPGA是用来验证IC的，门控需要加上，门控是例化的IP。

nplayer · 发表于 2015-9-23 09:54:57

help!!!

coyoo · 发表于 2015-9-23 10:42:18

例化的什么IP？可以改成时钟使能

harejavahill · 发表于 2015-9-23 16:16:40

LS正解

nplayer · 发表于 2015-9-23 23:03:57

用的ALT_CLKCTRL，就想用门控时钟啊,不想用使能代替门控啊，有没有解决办法啊，诸位，谢谢啦！

[求助] FPGA的门控时钟如何时序约束