Encounter中生成时钟间的时序问题

henryshen2000

在RTL设计中用到了较多的门控时钟（用DFF加与门）和选择时钟（用MUX），在Encounter做优化的时候，报出的时序违反很奇怪！路径示例如下：
ANA/O
X1_L1_I0/A
X1_L1_I0/Z
X1_L1_I1/A
X1_L1_I1/Z

U101_Q_reg/CKB
U101_Q_reg/Q

U102/B
U102/Z
U103_Q_reg/CK
U103_Q_reg/Q
U104/S
U104/Z

....
其中：时钟X1_L1_I1/Z到U102/A端有路径，而U102/B反而是时钟的门控信号
        时钟U102/Z到U104/A端有路径，而U104/S反而是时钟的选择信号。
这样导致计算的延时大了很多，两个时钟域间的路径Setup时间会不满足。


在DC中设置的Generated Clock是没有问题的。但是Encounter中会有很多此类问题导致的违例，但是又不想把所有时钟设为异步时钟。


请教一下，这种生成的时钟该如何设置？让Encounter可以正常识别到U102/B，U104/S是时钟的门控端与选择端，而不是时钟路径。