请教两个写verilog代码的基本问题（已解决，谢谢）

atlandis

回复 11# freeme_up


   我要表达的效果是不满足条件的时候，变量的值不变，所以你这样写可能就不行了。

freeme_up

那就保留原来的case. default:; 或者根本不写。