|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
本帖最后由 atlandis 于 2012-2-14 15:20 编辑
问题一
如果case有很多种可能性,比如,WRITE_0,WRITE_1,WRITE_2,WRITE_3,WRITE_4,WRITE_5,WRITE_6,等等
在1,2,3,4周期写数据,其他情况默认不变,default应该怎么写?
case (fsm)
WRITE_0:
wdata_d [7:0] <= #1 i_data;
WRITE_1:
wdata_d [15:8] <= #1 i_data;
WRITE_2:
wdata_d [23:16] <= #1 i_data;
WRITE_3:
wdata_d [31:24] <= #1 i_data;
default:
endcase
问题二
输出信号o_data
如果是reg,怎么赋值
假如,output reg[7:0] o_data;
always @(*) o_data<= 0'b1;
如果不是reg,怎么赋值
假如,output reg[7:0] o_data;
assign o_data = 0'b1;
上面的写法对么?有什么区别么? |
|