马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。
您需要 登录 才可以下载或查看，没有账号？注册
x
1. 资深数字设计（5年~10年 学校背景好 通信领域或者做服务器项目的） - 运用verilog / Vhdl进行逻辑设计或验证； - 完成模块级综合和时序验证； - RTL设计、仿真、验证； - 参与芯片或FPGA的架构设计, 逻辑设计验证,系统测试, 物理设计等.
任职资格： - 电子工程及相关专业，硕士及以上学历； - 三年以上的芯片设计工作经验，有流片经验； - 对Verilog RTL 设计及验证有极强能力； - 熟习数字信号处理为佳； - 有用Perl、C或者TCL的编程能力； - 有创新精神, 肯钻研, 认真积极. - 有良好的沟通能力，能够清晰表述观点；并具有良好的团队合作
公司地址：海淀区 8号线林萃路 薪水可谈，
有兴趣可以发简历到hamy_wang@126.com 或者加Q：1349541957 详细咨询
| 
/3 
eetop公众号
创芯大讲堂
创芯人才网
发表于 2016-10-11 12:52:41
