在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] nc仿真求助 l2002924700 2012-3-9 96061 l2002924700 2012-3-14 14:39
[求助] vcs编译报错 zxxqs 2012-3-14 33937 zxxqs 2012-3-14 13:39
[求助] verilog 输入输出位宽可调 zxxqs 2012-3-13 84573 shura_1206 2012-3-14 13:28
[求助] verilog 输入输出位宽可调 zxxqs 2012-3-13 43883 dreamylife 2012-3-14 13:08
[求助] 采用四级流水线的加法器综合有问题(请教)  ...2 苍穹的眼泪 2012-3-12 105911 shura_1206 2012-3-14 11:04
[求助] xst的增量综合总是报错! 挂在天边的鱼 2012-3-13 41988 telantan 2012-3-14 10:33
[求助] 在线求助!!ubuntu11.10下安装dc200809  ...2 xlt9999 2011-11-16 145779 zjl840928 2012-3-13 22:22
请问谁做过均衡器?  ...2 palladium 2003-8-1 105483 yuxiaojia 2012-3-13 18:39
[求助] Altera器件结构 l2002924700 2010-10-19 42359 l2002924700 2012-3-13 14:31
[求助] DC安装问题 albe2t 2011-8-24 32544 bu2caiguai 2012-3-13 14:00
[求助] 请教if 和case语句,硬件消耗有区别么?  ...2 atlandis 2012-2-24 186028 atlandis 2012-3-13 13:39
[求助] 如何安装64位VCS dabenzhong 2012-3-6 23047 dabenzhong 2012-3-13 12:44
[求助] 问一个systemverilog 字符串串联的问题 oscillator_cn1 2012-3-1 52775 gaurson 2012-3-13 12:29
[求助] modelsim仿真问题 tangate 2012-3-12 72041 catcat_2 2012-3-13 08:48
[求助] 怎样设计一个流水线除法 qingweisan 2012-3-6 93864 youngwager 2012-3-13 08:14
[求助] 求芯片资料 zy4212 2012-3-11 32089 fuyaolong 2012-3-13 07:17
[求助] 请教一下uart的问题以及校验功能!(有代码) zhicc 2012-3-5 73574 gateslee 2012-3-12 20:11
[求助] 求助熟悉system generator的大侠-gardner pyu78 2012-3-12 02049 pyu78 2012-3-12 18:38
[原创] 大家好,请教perl的用法(已解决) atlandis 2012-3-12 04818 atlandis 2012-3-12 18:02
[求助] 求达人帮忙找出下一小段vhdl的语法错误 bbpfancy 2012-3-9 42546 catcat_2 2012-3-12 14:34
[求助] 求助,综合后的一个警告问题,请问是否要在意它?[已解决] estyzq 2012-3-12 32102 digitalimage 2012-3-12 11:11
[求助] microblaze系统里用for循环来分析功耗  ...2 shuhoo 2012-3-6 114809 shuhoo 2012-3-12 10:23
[求助] ISSI IS61LV 12048 异步SRAM 的读写波形 icdesignx 2012-3-11 12290 everhappy 2012-3-12 08:57
[求助] 关于MPSoC及silicon hive sssdddong 2012-3-9 22974 everhappy 2012-3-12 08:56
[讨论] #1有什么用  ...2 gg9132qq 2012-2-20 146615 sigurd 2012-3-12 07:20
[求助] modelsim仿真 tangate 2012-3-11 11877 tangate 2012-3-11 17:51
[求助] quartus ii不能用调用modelsim进行仿真 tangate 2011-11-5 85162 tangate 2012-3-11 17:48
[求助] vhdl中的敏感信号列表如何确定 bbpfancy 2012-3-10 310167 mythliu 2012-3-11 15:54
[讨论] 请求美光DDR芯片模型,verilog HDL的,谢谢! zhh880419 2012-3-10 22556 tiangua 2012-3-11 11:29
[求助] 做前端最重要的是学什么?请大牛指教  ...2 pzchu 2011-1-6 175578 lemongy 2012-3-10 21:36
[求助] 请问generated clock需要和source clock设置false_path吗? bluray2005 2012-3-6 54654 yinchyang 2012-3-10 19:18
[讨论] 芯片内部毛刺宽度很小,若小于Cell本身的延迟的话,是否会被滤除掉呢?  ...2 mjei 2012-3-7 106515 yinchyang 2012-3-10 18:42
[讨论] 用数字方法自己产生时钟的时序问题 longjilb 2012-3-5 69018 shuli198349 2012-3-10 00:26
[求助] 大家知道TSMC13工艺的setup,hold time大概是什么量级的? jsls0701 2012-3-7 12719 shuli198349 2012-3-10 00:23
[求助] memory controller 接口 baddy2323 2012-3-9 01888 baddy2323 2012-3-9 23:43
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-26 23:37 , Processed in 0.071616 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块