数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 619 620 621 622623624 625 626 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[讨论] Xilinx被墙？？	Halfery 2012-3-1	23010	jokeshe 2012-3-21 01:36
[讨论] 大家工程中所用的FIFO是自己编写的，还是使用特定厂商的IP核？	乐烁橙 2012-3-5	93090	jokeshe 2012-3-21 01:33
[求助] 求教 fpga在ise综合的时候引脚报错	极寒领域 2012-3-5	25036	jokeshe 2012-3-21 01:31
[求助] ise 出现的问题	mabenli 2012-3-5	42904	jokeshe 2012-3-21 01:30
[求助] ISE调用modelsim仿真软件	fengche2012 2012-3-5	32907	jokeshe 2012-3-21 01:29
[求助] 大家有做过基于FPGA的TCP协议实现吗？	pwb1118 2012-3-14	13086	jokeshe 2012-3-21 01:22
[求助] XPS新建BSB工程没有指定目标板的问题	shuhoo 2012-3-20	32432	jokeshe 2012-3-21 01:13
[求助] 谁能详细的介绍一下Modelsim的优点？	乐烁橙 2012-3-8	53382	handucheng 2012-3-20 21:02
[求助] 芯片稳定性	aluny 2012-3-19	33186	aluny 2012-3-20 13:52
[讨论] 与和或有木有优先级高低？	shxr 2012-3-19	52840	shxr 2012-3-20 13:34
[求助] "Clk" is an undefined clock 这是什么回事？ ...2	phany 2009-12-18	1410116	唐龙 2012-3-20 13:22
[求助] DC综合小疑问 ...2	SKILLER 2012-3-14	117221	martinlyj 2012-3-20 10:02
[求助] 求状态机中关于实例化的解惑	似水如烟 2012-3-16	63453	gaobaitong 2012-3-20 09:28
[求助] 想统计设计中任何节点处的逻辑翻转次数或翻转概率	coolyafeng 2012-3-19	23235	sigurd 2012-3-20 07:10
[求助] verilog 怎样按bit读取文件	heritor 2012-3-9	33236	tiangua 2012-3-19 23:42
[活动] xilinx spartn-6 微博大转盘抽奖活动	jackzhang 2012-3-15	33411	idianzi 2012-3-19 22:46
[求助] 请教一个关于ARM和AHB总线的问题	aflly 2012-3-18	33005	aflly 2012-3-19 17:41
[求助] 如何FIFO在开发板上验证其读写功能？	乐烁橙 2012-3-19	12541	sigurd 2012-3-19 14:23
[求助] 请问fm中有没有类似于DC中all_registers的命令？	fenglingcao 2012-3-19	01798	fenglingcao 2012-3-19 13:42
[求助] 现在我有一个FIFO模块，如何将该模块下载到开发上进行验证？	乐烁橙 2012-3-16	62895	lucien_1986 2012-3-19 13:42
[求助] utraedit 的中文注释在modelsim环境下为乱码，怎么解决啊？	zdg2011 2012-3-19	33341	zdg2011 2012-3-19 12:38
[求助] 程序下载不进去，怎么会事？	wuandmo 2012-3-16	32756	wuandmo 2012-3-19 11:09
[求助] 关状态机的疑问	mw0502 2012-3-18	32315	SKILLER 2012-3-19 09:24
[求助] 20M的时钟变成16.777216M的Verilog代码怎么编呢？	caijinshu 2012-3-18	33653	caijinshu 2012-3-19 08:24
[求助] design Vision 版本过低怎么解决	skyltlt 2012-3-1	22109	sigurd 2012-3-19 07:23
[求助] memory compiler生成的ram、rom怎么用到我的设计中。	im1217 2012-3-13	24953	sigurd 2012-3-19 06:59
[原创] 寄存器reserved的意思	atlandis 2012-3-8	53620	sigurd 2012-3-19 02:19
[讨论] 调用IP核与直接使用运算符(+,-,*,/)的区别 ...2	挂在天边的鱼 2012-3-8	107297	edacw 2012-3-18 23:16
[求助] ise 12.4 安装失败点开ise图标出现clip host	bwl19881019 2012-3-15	33898	edacw 2012-3-18 23:06
请教verilog hdl的测试模块	greycat 2003-9-2	73836	a121446647 2012-3-18 22:48
[求助] define用法 ...2	zxxqs 2012-3-15	117128	doonny 2012-3-18 17:20
[求助] 求助，modelsim对模块间信号哦的仿真问题	estyzq 2012-3-14	21902	lucien_1986 2012-3-18 16:55
[求助] Microblaze的指令周期	rainday天意 2012-3-17	33055	rainday天意 2012-3-18 11:28
[求助] FPGA中PLL对输入时钟有什么要求	wen_3032 2012-3-14	65661	buley 2012-3-18 11:17
[讨论] 讨论一下这条verilog语句！高手请进！！！ ...2 3	chen.terry 2012-2-25	2911266	chen.terry 2012-3-17 21:29

1 ... 619 620 621 622623624 625 626 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2