数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31024|排名: 4

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 619 620 621 622623624 625 626 ... 887 / 887 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 刚开始学verilog 写了个uart程序，请教大侠啦；每次都丢最后一位	332981030 2011-12-24	82842	太阳公子 2012-1-10 20:24
altera fpga 中文讨论组，欢迎加入	stephen100 2007-10-25	12490	fengxie 2012-1-10 17:18
[求助] 在FPGA中如何计算CPU执行程序的时间 ...2 3	歪枣树 2011-2-23	207691	huxiaokai2005 2012-1-10 16:45
[求助] Booth乘法器综合	helongknight 2012-1-10	32801	zhq415758192 2012-1-10 11:20
[求助] FPGA开发板上的CPLD怎样恢复默认配置？初学菜鸟求助！	justxyzxyzxyz 2012-1-9	22743	justxyzxyzxyz 2012-1-10 09:54
[求助] 关于DC设置set_max_delay 的问题	安妮远静 2012-1-5	86274	everhappy 2012-1-10 09:07
[求助] sp.v ps.v 和sys.v	tangate 2012-1-8	32049	tangate 2012-1-9 19:20
[求助] synthesis的log裡總是有warning:Operating condition WCCOM set on design ...	strong12345 2012-1-8	14722	zhq415758192 2012-1-9 08:48
[求助] 请教几个问题	mayiqun720 2012-1-7	12466	dreamylife 2012-1-8 14:17
[求助] modelsim中打不开.v文件	tangate 2012-1-3	45714	tangate 2012-1-8 09:32
[求助] mig初始化失败	kuige0803 2012-1-8	02206	kuige0803 2012-1-8 08:19
[求助] [DC] dc在report时，如果报文太长需要多次按空格才能继续打印到屏幕上 - [已解决]	yzt000000 2012-1-5	75754	neoitachi 2012-1-6 21:24
[讨论] 代码规范	shxr 2012-1-6	28548	asyou 2012-1-6 17:37
[原创] 基于FPGA的SOPC实践教程	liujian_2009 2011-11-2	72648	songjinchao 2012-1-6 11:59
[求助] 关于源时钟和门控时钟间的相位差的问题	xiaoqiang87 2012-1-5	64880	jackertja 2012-1-6 10:33
[求助]Quartus II中综合例化后无元件 ...2	jayhust 2007-10-17	1619273	creazystone 2012-1-5 23:08
[求助] 在自己的设计中调用Quartusii生成的firIP核，然后在modelsim中进行仿真...求助	hidecom 2011-12-30	54314	creazystone 2012-1-5 23:00
[求助] RFID之读写器中的编码问题	oceanwangchao 2011-12-30	53222	xiaohonging 2012-1-5 15:41
[原创] 滤波器中的乘法运算设计 ...2	qinlongdwtdx 2011-12-28	1710068	greenwindstudio 2012-1-4 20:32
[求助] 哪种FPGA能例化多个DDR2 或DDR3 控制器？	TiGX 2011-12-31	25133	asyou 2012-1-4 16:53
[求助] 急求高手编程指教	893198256 2011-12-30	42248	qlengyu 2012-1-4 08:17
[求助] spartan 6 oserdes2无输出	110500623 2011-9-3	23312	tiangua 2012-1-2 21:24
[讨论] 数字系统设计	nju044 2011-12-27	32803	nju044 2012-1-2 19:18
[求助] 如何把24位数据变为16位数据	adu5229543 2011-12-26	73812	xp05041188 2012-1-2 19:08
[求助] 有谁了解NETFPGA的信息吗？	shawnelee88 2011-6-15	12604	lizxgg 2012-1-2 16:28
[求助] 弱弱地问一下，nios II本质上也是用硬件描述语言写的吗？	sarlaga 2012-1-2	01415	sarlaga 2012-1-2 14:52
[原创] 请教这个结构的作用 ...2 3	atlandis 2011-12-31	216716	nicholas08 2012-1-2 09:40
[求助] quartus的版本问题	wkx820313 2011-12-31	22235	xiaoli055 2012-1-2 02:26
[求助] 主时钟clk的分频信号能在always中作为被检测的时钟么？下面是我遇到的问题 ...2	leomeng 2011-11-16	104734	jerry_zjnb 2011-12-31 22:23
[原创] 请教一个小的问题	atlandis 2011-12-29	32522	atlandis 2011-12-31 18:52
[求助] testbench 中for 循环中用= 还是<= ?	xilinx_zhao 2011-12-30	74338	huxiaokai2005 2011-12-31 14:15
[求助] 时序调整问题 ...2 3	johnnyluck 2011-12-1	2616671	zixuan1982 2011-12-31 13:44
[求助] XILINX FPGA芯片的速率等级怎么看	floydz 2011-12-22	56324	gangersun 2011-12-31 09:23
[求助] 关于 verilog 转spice 具体问题请教	yatezhimi 2011-12-30	44618	xi8meng 2011-12-30 21:41
[求助] debussy的问题	wkx820313 2011-12-19	32273	xsec 2011-12-30 17:30

1 ... 619 620 621 622623624 625 626 ... 887 / 887 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 3 |主题: 31024|排名: 4

快速发帖

浏览过的版块

站长推荐 /1