数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 25 |主题: 31354|排名: 9

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 619 620 621 622623624 625 626 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ChipScope 9.li打不开	cndragon08 2012-3-20	22807	catcat_2 2012-3-21 15:57
[求助] 菜鸡求问，关于dc综合	zq496547199 2012-3-19	75093	zq496547199 2012-3-21 14:30
[讨论] 大家平时都用什么软件画波形	雨打溪风 2012-1-13	23670	jokeshe 2012-3-21 01:55
[求助] 有人比较过Altera和Xilinx在动态重配置技术上的区别吗？	jimyh 2012-1-18	22733	jokeshe 2012-3-21 01:53
[求助] xilinx 功耗预估	110500623 2012-2-7	23070	jokeshe 2012-3-21 01:48
[求助] xilinx ip 仿真	274643 2012-2-19	21849	jokeshe 2012-3-21 01:42
[求助] FPGA内建一SPI接口问题	cen00 2012-2-28	32263	jokeshe 2012-3-21 01:39
[活动] Xilinx携手Digilent共推TTP课程培训及技术沙龙	jackzhang 2012-2-29	13872	jokeshe 2012-3-21 01:38
[讨论] Xilinx被墙？？	Halfery 2012-3-1	23012	jokeshe 2012-3-21 01:36
[讨论] 大家工程中所用的FIFO是自己编写的，还是使用特定厂商的IP核？	乐烁橙 2012-3-5	93092	jokeshe 2012-3-21 01:33
[求助] 求教 fpga在ise综合的时候引脚报错	极寒领域 2012-3-5	25037	jokeshe 2012-3-21 01:31
[求助] ise 出现的问题	mabenli 2012-3-5	42904	jokeshe 2012-3-21 01:30
[求助] ISE调用modelsim仿真软件	fengche2012 2012-3-5	32907	jokeshe 2012-3-21 01:29
[求助] 大家有做过基于FPGA的TCP协议实现吗？	pwb1118 2012-3-14	13088	jokeshe 2012-3-21 01:22
[求助] XPS新建BSB工程没有指定目标板的问题	shuhoo 2012-3-20	32432	jokeshe 2012-3-21 01:13
[求助] 谁能详细的介绍一下Modelsim的优点？	乐烁橙 2012-3-8	53383	handucheng 2012-3-20 21:02
[求助] 芯片稳定性	aluny 2012-3-19	33188	aluny 2012-3-20 13:52
[讨论] 与和或有木有优先级高低？	shxr 2012-3-19	52842	shxr 2012-3-20 13:34
[求助] "Clk" is an undefined clock 这是什么回事？ ...2	phany 2009-12-18	1410122	唐龙 2012-3-20 13:22
[求助] DC综合小疑问 ...2	SKILLER 2012-3-14	117230	martinlyj 2012-3-20 10:02
[求助] 求状态机中关于实例化的解惑	似水如烟 2012-3-16	63456	gaobaitong 2012-3-20 09:28
[求助] 想统计设计中任何节点处的逻辑翻转次数或翻转概率	coolyafeng 2012-3-19	23235	sigurd 2012-3-20 07:10
[求助] verilog 怎样按bit读取文件	heritor 2012-3-9	33238	tiangua 2012-3-19 23:42
[活动] xilinx spartn-6 微博大转盘抽奖活动	jackzhang 2012-3-15	33413	idianzi 2012-3-19 22:46
[求助] 请教一个关于ARM和AHB总线的问题	aflly 2012-3-18	33008	aflly 2012-3-19 17:41
[求助] 如何FIFO在开发板上验证其读写功能？	乐烁橙 2012-3-19	12543	sigurd 2012-3-19 14:23
[求助] 请问fm中有没有类似于DC中all_registers的命令？	fenglingcao 2012-3-19	01800	fenglingcao 2012-3-19 13:42
[求助] 现在我有一个FIFO模块，如何将该模块下载到开发上进行验证？	乐烁橙 2012-3-16	62903	lucien_1986 2012-3-19 13:42
[求助] utraedit 的中文注释在modelsim环境下为乱码，怎么解决啊？	zdg2011 2012-3-19	33342	zdg2011 2012-3-19 12:38
[求助] 程序下载不进去，怎么会事？	wuandmo 2012-3-16	32758	wuandmo 2012-3-19 11:09
[求助] 关状态机的疑问	mw0502 2012-3-18	32317	SKILLER 2012-3-19 09:24
[求助] 20M的时钟变成16.777216M的Verilog代码怎么编呢？	caijinshu 2012-3-18	33654	caijinshu 2012-3-19 08:24
[求助] design Vision 版本过低怎么解决	skyltlt 2012-3-1	22111	sigurd 2012-3-19 07:23
[求助] memory compiler生成的ram、rom怎么用到我的设计中。	im1217 2012-3-13	24954	sigurd 2012-3-19 06:59
[原创] 寄存器reserved的意思	atlandis 2012-3-8	53624	sigurd 2012-3-19 02:19

1 ... 619 620 621 622623624 625 626 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 25 |主题: 31354|排名: 9

快速发帖

浏览过的版块

站长推荐 /2