在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] modelsim中打不开.v文件 attach_img tangate 2012-1-3 45697 tangate 2012-1-8 09:32
[求助] mig初始化失败 kuige0803 2012-1-8 02199 kuige0803 2012-1-8 08:19
悬赏 [求助] [DC] dc在report时,如果报文太长需要多次按空格才能继续打印到屏幕上 - [已解决] yzt000000 2012-1-5 75742 neoitachi 2012-1-6 21:24
[讨论] 代码规范 shxr 2012-1-6 28540 asyou 2012-1-6 17:37
[原创] 基于FPGA的SOPC实践教程 attachment liujian_2009 2011-11-2 72645 songjinchao 2012-1-6 11:59
[求助] 关于源时钟和门控时钟间的相位差的问题 attach_img xiaoqiang87 2012-1-5 64878 jackertja 2012-1-6 10:33
[求助]Quartus II中综合例化后无元件  ...2 jayhust 2007-10-17 1619253 creazystone 2012-1-5 23:08
[求助] 在自己的设计中调用Quartusii生成的firIP核,然后在modelsim中进行仿真...求助 hidecom 2011-12-30 54306 creazystone 2012-1-5 23:00
[求助] RFID之读写器中的编码问题 oceanwangchao 2011-12-30 53213 xiaohonging 2012-1-5 15:41
[原创] 滤波器中的乘法运算设计  ...2 qinlongdwtdx 2011-12-28 1710042 greenwindstudio 2012-1-4 20:32
[求助] 哪种FPGA能例化多个DDR2 或DDR3 控制器? TiGX 2011-12-31 25129 asyou 2012-1-4 16:53
[求助] 急求高手编程指教 893198256 2011-12-30 42246 qlengyu 2012-1-4 08:17
[求助] spartan 6 oserdes2无输出 110500623 2011-9-3 23309 tiangua 2012-1-2 21:24
[讨论] 数字系统设计 nju044 2011-12-27 32793 nju044 2012-1-2 19:18
[求助] 如何把24位数据变为16位数据 adu5229543 2011-12-26 73802 xp05041188 2012-1-2 19:08
[求助] 有谁了解NETFPGA的信息吗? shawnelee88 2011-6-15 12601 lizxgg 2012-1-2 16:28
[求助] 弱弱地问一下,nios II本质上也是用硬件描述语言写的吗? sarlaga 2012-1-2 01414 sarlaga 2012-1-2 14:52
[原创] 请教这个结构的作用 attach_img  ...23 atlandis 2011-12-31 216700 nicholas08 2012-1-2 09:40
[求助] quartus的版本问题 wkx820313 2011-12-31 22233 xiaoli055 2012-1-2 02:26
[求助] 主时钟clk的分频信号 能在always中 作为被检测的时钟么? 下面是我遇到的问题  ...2 leomeng 2011-11-16 104731 jerry_zjnb 2011-12-31 22:23
[原创] 请教一个小的问题 attach_img atlandis 2011-12-29 32512 atlandis 2011-12-31 18:52
[求助] testbench 中for 循环中用= 还是<= ? attach_img xilinx_zhao 2011-12-30 74323 huxiaokai2005 2011-12-31 14:15
[求助] 时序调整问题  ...23 johnnyluck 2011-12-1 2616632 zixuan1982 2011-12-31 13:44
[求助] XILINX FPGA芯片的速率等级怎么看 floydz 2011-12-22 56319 gangersun 2011-12-31 09:23
[求助] 关于 verilog 转spice 具体问题 请教 yatezhimi 2011-12-30 44614 xi8meng 2011-12-30 21:41
[求助] debussy的问题 wkx820313 2011-12-19 32264 xsec 2011-12-30 17:30
[求助] 请教一个关于ise注释的问题 lianx325 2011-12-29 63048 neoitachi 2011-12-30 11:21
[求助] 求助!VHDL的一个语法错误。 attach_img xzcpj 2011-12-30 21588 xzcpj 2011-12-30 11:18
[解决] 自己做的FPGA板出现的问题 attach_img source03 2011-12-29 22690 qlengyu 2011-12-30 08:19
[求助] quartus 中的powerplay power analyzer中的报告 (confidence metric details) sara0830 2011-12-28 74406 sara0830 2011-12-29 18:12
急!!TestBench对输出口的状态定义 wonka 2007-3-29 42974 zhbbhz 2011-12-29 16:58
[求助] 求助:关于CPLD程序回读问题 zxk1988 2011-12-28 57118 gaurson 2011-12-29 11:58
[讨论] 费解?同时对双端口存储器A、B两端进行写操作 guoteng2000 2011-12-20 83540 chencsw 2011-12-29 11:50
[求助] VHDL语法 shero_xp 2011-12-27 43245 shero_xp 2011-12-29 11:30
[讨论] FPGA分配管脚和时序的关系 attach_img guoteng2000 2011-12-28 32628 qlengyu 2011-12-29 08:15
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 00:24 , Processed in 0.053478 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块