在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8989|回复: 14

[求助] "Clk" is an undefined clock 这是什么回事?

[复制链接]
发表于 2009-12-18 16:07:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Info: Assuming node "Clk" is an undefined clock,碰到这种警告怎么处理,如果不处理会有什么影响?
发表于 2009-12-18 17:50:18 | 显示全部楼层
没有添加时钟的定义?
发表于 2009-12-18 18:34:14 | 显示全部楼层
可能是"Clk"這pin是有接到DFF 的Clk,
但你的timing constraint 沒有define...
发表于 2009-12-20 15:07:59 | 显示全部楼层
什么工具什么命令产生?
发表于 2009-12-20 16:57:52 | 显示全部楼层
综合时出现的info?
发表于 2009-12-21 01:35:24 | 显示全部楼层
综合的脚本出问题了吧,
发表于 2009-12-22 01:13:58 | 显示全部楼层
脚本的问题
发表于 2009-12-24 04:46:15 | 显示全部楼层
you perhaps got no clk timing constrain
发表于 2009-12-24 22:07:49 | 显示全部楼层
路过学习
发表于 2009-12-28 16:33:00 | 显示全部楼层
影响时序优化.不过关系不大.在FPGA中,我用了,Create_clock以后,和不用,的效果看不出多少.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 19:28 , Processed in 0.033472 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表