设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › "Clk" is an undefined clock 这是什么回事？ ...

12 / 2 页

发新帖

楼主: phany

[求助] "Clk" is an undefined clock 这是什么回事？

发表于 2009-12-28 16:34:45 | 显示全部楼层

主要的还是代码优化,我用的就是这个方法.

回复支持反对

发表于 2009-12-28 18:22:00 | 显示全部楼层

好像是时钟配置吧！

回复支持反对

发表于 2012-3-6 10:24:15 | 显示全部楼层

如何进行时钟定义呢？

回复支持反对

发表于 2012-3-20 10:05:30 | 显示全部楼层

貌似影响不大，如果时钟不高的话。

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2012-3-20 13:22:15 | 显示全部楼层

回复 1# phany

是不是将clk 误拼成了Clk, 所以给出了警告？

EETOP创芯人才网简历投递入口

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-23 14:21 , Processed in 0.015299 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表