在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 请教modelsim后仿真的问题 lvluo 2012-2-20 32407 jackertja 2012-2-21 14:36
[求助] ISE CMT中PLL移相的问题 attach_img hihii 2012-2-19 13186 shiyinjita 2012-2-21 13:25
[求助] 向各位牛人请教:ALTERA FPAG 复位信号是高电平好还是低电平好? attach_img  ...23 zsan566 2010-12-16 2010226 menghuan3133 2012-2-21 09:46
[讨论] 关于RAM wrapper? guofu2010 2011-9-10 23740 guofu2010 2012-2-21 08:12
[求助] 新手关于综合软件的问题 flyingsheep_cn 2012-2-20 12912 dreamylife 2012-2-20 21:49
[求助] 入门ASIC,求推荐经典书籍 hitzzc 2012-2-11 82357 mosou 2012-2-20 17:22
[讨论] 数字IC工程师 LVboy 2012-2-17 32176 jackertja 2012-2-20 16:26
[求助] altera DDRII Controller l2002924700 2012-2-19 12941 l2002924700 2012-2-20 11:28
[求助] 菜鸟请教代码问题  ...2 longjilb 2012-2-11 143838 longjilb 2012-2-19 20:55
[解决] ISE12.1 中的impact怎么如何添加XCF128X配置芯片 yanhuiqiang 2012-2-18 02963 yanhuiqiang 2012-2-18 21:20
[求助] 怎样比较两个时钟频率 longjilb 2012-2-16 32282 longjilb 2012-2-18 18:03
[求助] quartus9中,怎样设置可以单独对不同模块的时序进行约束啊? hean281 2012-2-18 12303 挂在天边的鱼 2012-2-18 15:54
[求助] 有没有做过matlab生成算法比对文件,和FPGA仿真输出比对的工作呢 mica007 2012-2-18 12361 挂在天边的鱼 2012-2-18 15:47
[求助] 文献看的头大了,求解释 attach_img atlandis 2012-2-18 01710 atlandis 2012-2-18 12:12
[原创] 大家猜猜这个输出 atlandis 2012-2-17 42241 atlandis 2012-2-18 08:20
[求助] cpld 计数器 从0开始计数记到16停止, 上电之后计数器不工作。  ...2 bwl19881019 2012-2-7 135072 zzczx 2012-2-17 20:34
[求助] 请问怎样选购 xilinx下载线? 箜篌 2012-2-17 11662 buley 2012-2-17 17:34
[求助] 请教一个寄存器的spec有点看不懂(已解决) attach_img atlandis 2012-2-14 53158 atlandis 2012-2-17 11:04
[求助] 请问AHB标准中Hsel信号的作用范围? atlandis 2012-2-17 02326 atlandis 2012-2-17 10:42
[求助] unload regesist and retention abcyjpabc 2012-2-17 01964 abcyjpabc 2012-2-17 10:10
verilog 的问题 ydlm42sj 2009-5-11 44925 davidlee_cosmo 2012-2-17 06:40
[求助] 谁对DSCN2801这个芯片了解啊?SHA1验证模块具体怎么工作的啊? langding831 2012-2-16 02403 langding831 2012-2-16 22:10
[求助] altera的lpm_mult的使用问题 attach_img a52581120 2012-2-11 89783 a52581120 2012-2-16 11:44
求BT656和BT601标准 zlhrsy 2006-7-25 710196 heritor 2012-2-16 00:07
[求助] cell delay lyz543212 2011-12-26 43106 harry1862pd 2012-2-15 22:14
[求助] 讨论:quartus中verilog例化得问题  ...2 jium007 2010-4-29 179324 liuxun1987 2012-2-15 16:55
modelsim除了看波形,还有什么功能?  ...234 7867 2003-8-30 3210134 小CCC 2012-2-15 11:24
[求助] modelsim破解 孤漠一剑 2012-2-14 13611 darrenxu 2012-2-15 11:19
[求助] 循环语句的时序是什么样的呢 john3851 2012-2-14 32209 jackertja 2012-2-15 10:25
[求助] 速求服务器配置 腐朽的青春99 2012-2-14 24307 腐朽的青春99 2012-2-14 16:55
[求助] testbench里面如何显示一个模块的内部reg变量 brucelu104 2012-1-30 63165 duan_dzj 2012-2-14 14:13
[求助] 请教一下,testbench里for循环嵌套无法正确执行 brucelu104 2012-2-11 43984 mafan88 2012-2-14 11:25
[求助] altera DDRII Controller 使用 l2002924700 2012-2-14 01784 l2002924700 2012-2-14 10:06
请问一个FPGA中简单双口(SDP)RAM数据位宽的问题,谢谢! xiangunidv 2008-9-6 13112 wucaidai 2012-2-14 07:38
[求助] 关于keil 魏志鹏 2012-2-13 01744 魏志鹏 2012-2-13 16:23
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-8 17:02 , Processed in 0.059121 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块