在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] FPGA中的block RAM与distribute RAM相关问题请教! txd208 2012-4-6 33374 txd208 2012-4-7 08:10
[求助] leakage power的数量级大概多大 hxfwdzx 2011-3-8 74274 eekevin25 2012-4-6 23:57
IOB,BUFG话题 prguo 2003-11-21 63557 gordon_m 2012-4-6 23:41
[讨论] 请教VLIW hhc789 2012-4-5 32184 gordon_m 2012-4-6 23:35
[求助] 请教下II2的问题 tangyutao 2012-4-6 21933 gordon_m 2012-4-6 23:31
[求助] cic滤波器抛弃位的个数的计算 hupeltyd 2012-4-6 13684 huizi0711 2012-4-6 19:43
[讨论] error load design的原因 huxiaotianxia 2012-4-5 23482 huxiaotianxia 2012-4-6 16:34
[讨论] 弱弱问一句:编译需要8分钟? easychen 2012-4-6 52208 dlb05061131 2012-4-6 16:22
[求助] 关于alt_irq_register的疑问 tao.xing455 2012-4-6 15210 孑然儿 2012-4-6 15:59
[讨论] 实例化的两种写法疑惑 似水如烟 2012-4-5 12256 hnulht789 2012-4-6 08:27
[求助] verilog中testbench的赋值问题,求解答 qingjiao 2012-4-5 52486 lucien_1986 2012-4-5 22:29
[求助] 诚恳请教,华为海思值不值得去!  ...2 i_love_ic 2012-4-1 179145 jackertja 2012-4-5 21:46
请教ALTERA 的PCI IP核 lili412 2009-10-29 52994 taotaoyanzi 2012-4-5 15:55
[求助] 在sdk中的inout控制 jackking0204 2012-4-5 13533 jackking0204 2012-4-5 14:22
[求助] DFT DPV otogyg 2012-4-4 22471 otogyg 2012-4-5 14:07
[求助] verilog赋值问题 qingjiao 2012-4-5 72786 qlengyu 2012-4-5 14:03
lizhen7799 lizhen7799 2003-9-26 12730 ph123 2012-4-5 11:26
[求助] 关于FFT的FPGA实现问题 huizi0711 2012-4-4 22383 huizi0711 2012-4-5 10:57
[求助] 前景 空山新雨 2012-3-29 64555 lanliang 2012-4-5 10:15
[求助] modelsim仿真的脚本问题 estyzq 2012-4-4 25821 sh_dong1 2012-4-5 09:09
[求助] 帮忙看一下为什么没有输出? 乐烁橙 2012-4-1 92953 乐烁橙 2012-4-5 08:44
[求助] verilog小问题,求解答。 qingjiao 2012-4-4 22622 qlengyu 2012-4-5 08:35
[求助] verilog语法问题  ...2 zxxqs 2012-3-12 105997 阿社君 2012-4-4 22:18
[求助] nandflash 烧写问题 shuxu0514 2012-4-4 22938 shuxu0514 2012-4-4 22:15
[求助]在线等!哪位高手指点一下用fpga进行小数分频,多谢!!!  ...2 gwxb 2004-3-22 117553 flamingwave 2012-4-4 20:25
[求助] 谁能帮我看看这个计数器的逻辑如何控制?  ...2 乐烁橙 2012-3-14 115688 frinos 2012-4-4 15:57
[求助] 请问:数字ASIC工程师应该学些什么? thecloud7 2012-4-4 02635 thecloud7 2012-4-4 14:40
[原创] 设计中可以出现异步电路么? atlandis 2012-3-30 93290 thecloud7 2012-4-4 14:23
[求助] verilog定义parameter的时候signed与非signed区别 sages 2012-3-8 33814 higoogle 2012-4-4 13:33
[求助] verilog 中<= 和=的问题 wlyj000 2012-3-22 52301 higoogle 2012-4-4 11:27
[求助] FPGA/ASIC逻辑层数问题请教! txd208 2012-4-4 01699 txd208 2012-4-4 10:45
[求助] 请教关于Signal Processing Designer的安装... - [悬赏 70 信元资产] wen1wu9 2010-6-26 714912 frinos 2012-4-4 09:28
[讨论] nc verilog仿真时时钟波形忽然断了一大截 风信子yiyi 2012-3-23 33094 higoogle 2012-4-4 00:40
[讨论] formality比对RTL与综合网表的问题 Syn2012 2012-4-1 25296 Syn2012 2012-4-3 23:01
[求助] 求助,访问reg数组的方法 estyzq 2012-3-28 53285 higoogle 2012-4-3 22:49
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-27 14:02 , Processed in 0.076276 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块