设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › ASIC 组合逻辑环有何影响？

12 / 2 页

发新帖

楼主: yichaoren

[讨论] ASIC 组合逻辑环有何影响？

发表于 2012-4-10 09:52:42 | 显示全部楼层

逻辑环前仿真也不能通过，加个delay破掉~

回复支持反对

楼主| 发表于 2012-4-11 11:03:51 | 显示全部楼层

感谢各位的解答，我准备修改设计了

EETOP创芯人才网简历投递入口

回复支持反对

楼主| 发表于 2012-4-22 22:56:07 | 显示全部楼层

回复 10# gordon_m

多谢各位

看了回复，我已经将总线架构改了，这次是star结构。确认没有环了

回复支持反对

12 / 2 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-28 12:36 , Processed in 0.014056 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表