数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 608 609 610 611612613 614 615 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] ModelSim里面如何导入数据	qing_icefire 2012-5-7	12550	tt99647 2012-5-7 22:23
[讨论] 菜鸟请教：modelsim后仿真的时钟周期和综合结果的Fmax有什么关系？	zxlyyl 2012-2-4	12321	sara0830 2012-5-7 21:48
[求助] 求助，3E的板子烧入PROM文件无现象	shense0 2012-5-6	27075	夜尽天明 2012-5-7 21:40
[求助] 关于ddr2 controller仿真的问题，望解惑，感激不尽 ...2 3	hexuezu 2012-3-6	2611420	hexuezu 2012-5-7 20:13
[求助] DDR2 controller仿真问题	easychen 2012-3-16	62662	hexuezu 2012-5-7 17:10
[求助] 当系统时钟跑到166MHz	benny46 2012-5-7	02521	benny46 2012-5-7 14:01
[求助] DC 读入rtl文件问题	javasun 2012-5-7	12821	jun_dahai 2012-5-7 11:39
modelsim可以保存仿真多长时间的波形 ...2	becoll 2009-11-3	176172	nirvana_xun 2012-5-7 09:57
基于MATLAB的自适应模糊PID控制系统计算机仿真 ...2	zxl_ever 2007-3-19	135961	zhaojing198891 2012-5-6 22:30
[资料] linux下的fpga_Vf2012.03(no crack)	cxq1846 2012-5-2	73572	cxq1846 2012-5-6 16:59
[求助] ISE13.4生成的ROM的IP核	zxn 2012-5-6	13517	yuanwolf2008 2012-5-6 10:54
[求助] Qsys中Lan91c111控制器怎样构建？谢谢	blueandy 2012-4-20	46811	ernesto1209 2012-5-5 22:21
[原创] 大家好，弱问个基本的语法问题	atlandis 2012-5-3	83447	ernesto1209 2012-5-5 22:06
[求助] DC FM 出现问题	孤月飞星 2012-5-5	02286	孤月飞星 2012-5-5 17:04
[求助] 关于modelsim-altera的仿真问题	fanwei0722 2012-5-1	33479	fanwei0722 2012-5-5 15:22
仿真器或综合器里面用tcl脚步文件有什么好资料吗？	feitengyu 2008-9-11	11971	FPGAASICII 2012-5-4 20:24
[原创] who can tell me the position ?	啥日子的猪 2012-5-4	22503	啥日子的猪 2012-5-4 19:17
[求助] 请教：CAN总线模块如何挂载到APB	zfbvictor 2012-5-4	02892	zfbvictor 2012-5-4 16:47
[求助] 复旦大学微电子方向在职硕士	hqhjj 2012-4-26	22612	clean_water 2012-5-4 15:58
[解决] 关于MOS管差动放大器双端输出与单端输出	郭凯琛 2012-5-4	02995	郭凯琛 2012-5-4 14:54
[求助] 求助！DSP内核中round off 的实现	liukai14052 2012-5-4	02366	liukai14052 2012-5-4 11:30
[求助] hspice 的dc扫描施密特触发器问题	jackiexiuyi 2012-5-4	02194	jackiexiuyi 2012-5-4 09:52
[讨论] FPGA的pad输出电压问题	zf20s 2012-5-3	24733	duan_dzj 2012-5-4 09:30
请问如何将综合后的电路图转换为HSPICE能识别的网表	hvpower 2009-4-30	96184	peterlin2010 2012-5-4 09:09
[求助] BT 协议里面的core architecture图里有个C/E是什么意思？ - [悬赏 50 信元资产]	61ping 2012-5-3	12769	61ping 2012-5-4 08:37
[求助] 关于分割状态机	benny46 2012-5-2	97026	benny46 2012-5-3 23:02
[讨论] 关于RTL的问题	hhc789 2012-4-19	87139	yinchyang 2012-5-3 22:31
[求助]分频器！紧急求助！	pankopopo 2004-5-4	93717	poul2013 2012-5-3 22:24
请教各位高手问题：我在MAX+PLUSII中用VHDL描述计数器时遇到的	Todd 2003-12-25	73774	longzhuliubin 2012-5-3 21:47
[求助] 怎样将Matlab产生的数据传入FPGA的开发板	kebon22 2012-5-3	22772	mafan88 2012-5-3 19:11
[求助] 请教Verilog中的一些问题，如延迟#等	clean_water 2012-5-3	42899	clean_water 2012-5-3 18:28
[求助] 基于三态总线和基于MUX的总线的优缺点比较	KevinIC 2012-5-2	35363	教父 2012-5-3 15:31
[讨论] SOC里数字到模拟接口信号同步问题	greatqs 2012-5-3	13148	教父 2012-5-3 15:12
[原创] 请教如何做个除3电路	atlandis 2012-5-2	43276	atlandis 2012-5-3 14:49
各位老大帮帮忙了！！！(关于一个用verilog可编程的分频器的分析)	holypal 2005-11-2	33536	jiangnantingyu 2012-5-3 11:02

1 ... 608 609 610 611612613 614 615 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 5 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2