关于ddr2 controller仿真的问题，望解惑，感激不尽

hexuezu

最近在做ddr2的数据存储与读写，用quartus生成的ddr2 controller 的ip核，自动生成的testbench，我想问，用这个testbench怎么仿真，具体步骤是什么，谢谢了

gerry1812

我用vcs放过，，，直接用就行。。。。

gerry1812

我用vcs放过，，，直接用就行。。。。

hexuezu

回复 3# gerry1812 请问vcs是什么，怎么用

catcat_2

楼主，麻烦移步：
http://www.alteraforum.com.cn/showtopic-1319-1.aspx

这个是我在隔壁发的帖子，里面是我仿真DDR2的过程。

wangyingwei

你在例子工程里面照一个generate_sim_example_design.qpf文件，用QUARUTS打开，再用TOOL里面的TCL脚本工具执行generate_sim_verilog_example_design.tcl 。然后系统就会生成仿真文件，再去里面找运行文件吧。MODELSIM应该是DO文件吧，我以前用的是VCS，我记得是运行vcs_setup.sh

hexuezu

回复 5# catcat_2 首先先谢谢你，我还有一些问题，emihandbook上说仿真需要几个文件
Sequencer wrapper file (in .vo or .vho format)
■ PLL file (for example <variation_name>_alt_mem_phy_pll.v or .vhd)
■ ALTMEMPHY modules (in the <variation_name>_alt_mem_phy.v)
■ Top-level file
■ User logic, or a driver for the PHY
■ Testbench
■ Vendor memory model，
这些是不是都是在生成controller with ALTMEMPHY ip核自动生成的，尤其是memory modal，用自动生成在testbench目录下的那个可不可以，还是说需要自己下载一个ddr2.v？

tiangua

直接用就可以了。

catcat_2

回复 7# hexuezu

    文件全都是自动生成的。你要看清楚，我用的是HPC II, 文件跟emi上面描述的有些出入的。HPC 就是一样的。

    那个是altera自己的model，是可以用的，自带的testbench调用的就是那个。。

    我的意思是如果你需要用美光的ddr，那你可以换成美光的ddr2，当然要改那个什么什么_tb文件。

hexuezu

回复 9# catcat_2 仿真已经出来了，正在看，很感谢帮助。以后就要进一步实现FPGA与ddr2的通信了，有什么要注意的吗？或者能不能分享一下经验？以后是不是就只和controller打交道？我碰到过一个问题，就是我往ddr2里边先写数据，在读出来，但是不管controller的local_addr怎么变，ddr2的mem_addr都不变，您知道是什么原因吗？