EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31187|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 605 606 607 608609610 611 612 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[原创] 请教ASIC做查找表，一般用寄存器吗？有没有好的办法呢？	atlandis 2012-4-28	13275	atlandis 2012-4-28 15:57
[求助] 有关modelsim仿真问题	池承利 2012-4-27	43500	池承利 2012-4-28 15:52
[求助] .35工艺DRC	wjr880301 2012-4-28	01848	wjr880301 2012-4-28 11:40
[求助] 在verilog中怎么描述ROM并赋值？？？	guolh 2011-2-21	43903	atlandis 2012-4-28 10:49
[原创] 请教rom赋值的时候用阻塞还是非阻塞？	atlandis 2012-4-27	73091	atlandis 2012-4-28 10:31
[求助] verilog generate语句 for语句	l2002924700 2012-3-23	613046	conghung2012 2012-4-28 10:27
[求助] 寄存器类型能不能取或？？？？？？ ...2	wudezhi_506 2012-4-26	135345	harejavahill 2012-4-28 09:19
[讨论] xilinx fft IP　core	timthorpe 2012-4-27	13835	everhappy 2012-4-28 09:14
[求助] verilog中寄存器赋值问题	RAYN_WANG 2012-4-25	33318	ninghao23 2012-4-27 23:32
[求助] 使用技巧	unclepeter 2012-4-20	32794	ninghao23 2012-4-27 22:24
[求助] 本科毕业进华为海思，求教职业规划 ...2 3 4	ucmkul 2012-3-30	3215393	edta2009 2012-4-27 20:05
[讨论] 求解costas环中的数字鉴频器部分	xiaoxiaofeifan 2012-4-27	02250	xiaoxiaofeifan 2012-4-27 18:07
[原创] 菜鸟求助，soc设计开发流程	GIOOIG 2012-4-26	32916	GIOOIG 2012-4-27 17:36
[求助] usb1.1主机读U盘一个扇区要多长时间	taotail 2012-4-17	52472	taotail 2012-4-27 10:42
[求助] 关于verilog中function和assign的用法，有个问题请教	418478935 2011-5-19	911778	nov833 2012-4-27 00:24
[求助] cadence ius 控制台如何进行命令的自动补全？tab不管用呢	wusuowei232 2011-8-6	43230	conghung2012 2012-4-27 00:18
[求助] DDR2读数可以从0开始吗？	easychen 2012-4-26	32440	solarwafer 2012-4-26 21:19
[求助] 请教quartus2的使用问题	gu-dx 2012-4-25	21959	wyqkiss 2012-4-26 20:27
[讨论] IC系统设计规格书以及规范	huxiaotianxia 2012-4-26	33348	huxiaotianxia 2012-4-26 17:47
[求助] 求推荐~~~推荐一本DSP硬件结构方面的书	liukai14052 2012-4-26	02109	liukai14052 2012-4-26 17:22
[求助] verilog中状态机设计问题请教？？	txd208 2012-4-25	83021	dearhero 2012-4-26 14:58
[求助] 哪位大虾在linux下安装并使用过Xilinx ISE10.1？	zhushentian 2010-7-16	34854	zswlb99 2012-4-26 13:00
[求助] Quartus II调用Synplify进行综合时出错，求救！	oceanwangchao 2012-4-26	22574	oceanwangchao 2012-4-26 11:27
[求助] 单片机IC性能参数及设计	huxiaotianxia 2012-4-21	22138	huxiaotianxia 2012-4-26 11:11
[求助] 阿瓦隆总线突发传输的问题	wkx820313 2012-4-24	33389	wkx820313 2012-4-26 10:40
[原创] 请教该表达式的verilog实现（已解决） ...2	atlandis 2012-4-24	168154	zongkai2003 2012-4-26 09:07
[原创] primetime DMSA	杀猪的日子 2011-11-21	25287	optihack 2012-4-26 04:40
[讨论] 很是迷茫 ...2	unclepeter 2012-4-17	159586	夜尽天明 2012-4-25 20:23
[讨论] fpga迷茫啊！求指点！	justmakeit 2012-4-23	12540	夜尽天明 2012-4-25 19:37
[求助] 急！！！求助：关于FPGA的面积计算！！！ ...2	anglela 2012-4-24	137815	夜尽天明 2012-4-25 19:30
[求助] DC综合的时候为什么时钟周期增大，芯片面积减小	441307320 2012-4-25	11751	eagle654321 2012-4-25 16:20
[求助] 急！求助：FPGA面积计算	anglela 2012-4-24	22954	falloutmx 2012-4-25 11:16
后仿问题:Compiled SDF file was not found ...2	tatata 2008-9-4	1114706	songzijian87 2012-4-25 10:23
[求助] 一段verilog语句	dabenzhong 2012-4-24	44490	教父 2012-4-25 10:17
[求助] 后仿数据异步过渡时老是因为setup时间不足出错，求高人指点怎么办？	orlye 2012-4-19	74501	frinos 2012-4-24 21:45

1 ... 605 606 607 608609610 611 612 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 2 |主题: 31187|排名: 5

快速发帖

浏览过的版块

站长推荐 /1