EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 601 602 603 604605606 607 608 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 有人可以告诉小弟是什么一回事吗？感激不尽~	sarlaga 2012-5-10	52781	gaurson 2012-5-11 13:12
[求助] case 参数传递求解 ...2	sgy004 2012-5-9	134555	sgy004 2012-5-11 12:04
[求助] xilinx V5 EMAC IP参数配置	dlb05061131 2012-5-10	14455	duan_dzj 2012-5-11 11:46
[求助] 请教 monitor显示问题	huxiaotianxia 2012-5-11	02338	huxiaotianxia 2012-5-11 09:40
[求助] 找不到emac	dlb05061131 2012-5-3	36547	dlb05061131 2012-5-10 23:35
[原创] 射频微波	magsheng 2012-5-10	23863	wufuwei 2012-5-10 21:53
[求助] Block RAM问题 ...2	smolfy 2011-8-12	187015	linger2003 2012-5-10 20:41
[求助] 初学verilog: generate该如何使用，case总显示出错 ...2	Jeecoun 2011-3-29	108484	conghung2012 2012-5-10 19:39
[讨论] 谁能推荐几本实用点的verilog书籍啊？	fj773 2012-5-10	42648	magsheng 2012-5-10 13:27
[求助] 一个关于电压摆幅的问题	yangchao0510 2012-5-10	53073	magsheng 2012-5-10 13:26
[求助] FPGA或者ASIC中ROM相关问题的请教！	txd208 2012-5-10	12489	magsheng 2012-5-10 13:22
[求助] fft的SQNR的计算方法	hoohoo2002 2010-1-18	28950	tt99647 2012-5-10 11:44
[求助] xilinx的IP Core端口匹配	kebon22 2012-5-9	23420	kebon22 2012-5-10 10:14
[求助] Testbench中使用while的问题	braveboys 2012-5-3	65265	zzczx 2012-5-10 08:24
[求助] verilog里面有没有类似%m的转义符	zzczx 2012-5-9	22448	zzczx 2012-5-10 06:46
[求助] 请问一般论文说的Xilinx的Slices数是报告中的LUT+Register吗？	huangege 2012-5-9	04522	huangege 2012-5-9 22:00
[其它] 数字集成电路设计之路_求旅伴	nishuidegou 2012-5-8	84205	787782240 2012-5-9 20:53
[求助] Cadence下怎么把Verilog转成网表	skyltlt 2012-3-2	73932	conghung2012 2012-5-9 20:49
请问Nios II中BSP与HAL有什么区别呢？	thyears 2009-9-5	48809	skyyard 2012-5-9 17:22
[求助] 数字电路设计适用的频率	菜鸟ASIC 2012-5-8	52677	javasun 2012-5-9 16:53
[原创] set_load for timing	啥日子的猪 2012-5-5	42955	啥日子的猪 2012-5-9 15:37
[求助] lvds tx输出时钟与rx输入时钟反相	suiying413 2012-5-8	44706	everhappy 2012-5-9 15:25
[求助] FPGA做音频播放，与TLV320AIC23调试的难题！！	johnnyluck 2012-3-20	34603	Fantasy_CHL 2012-5-8 22:10
[求助] 请问现在大家都用什么低压库设计工具	hxfwdzx 2012-4-1	13406	lvguang 2012-5-8 21:56
timing loop问题	qifan 2008-6-2	46140	jakeguo 2012-5-8 21:50
[活动] 没分了。。	lwr91 2012-5-8	02713	lwr91 2012-5-8 21:22
[求助] 有做过硬件实现SM3加密算法的么？	zxpfrz@qq.com 2012-5-8	25076	zhcheng06 2012-5-8 19:05
[求助] FPGA读写SATA硬盘	tjy389945230 2012-5-8	22781	tjy389945230 2012-5-8 18:59
altera DDR2 ip核 DQS 问题 ...2	zyd912 2009-10-9	1610330	zhcheng06 2012-5-8 18:49
[求助] Atlys Spartan-6 FPGA 开发套件价格	thomas66 2012-5-8	22999	夜尽天明 2012-5-8 17:42
[求助] 基于VHDL的频率计，求大神们指点思路！！！	Yummmy_ 2012-5-8	33419	clean_water 2012-5-8 15:38
[求助] 非三态总线是什么意思？	86497689 2010-9-17	54434	nishuidegou 2012-5-8 15:36
[求助] Altera DDR2 controller ip核后仿时，mem_dq信号比mem_dqs信号晚一个时钟周期	yibiantian 2012-3-9	33990	immonster 2012-5-8 15:00
[讨论] DC综合时模块的约束条件是怎么确定的？	xiaqianbin 2012-5-7	43226	xiaqianbin 2012-5-8 10:18
[原创] 根据dsp算法写verilog需要注意什么问题?	啥日子的猪 2012-5-8	12504	啥日子的猪 2012-5-8 10:08

1 ... 601 602 603 604605606 607 608 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1