数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30990|排名: 11

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 597 598 599 600601602 603 604 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 数字电路设计适用的频率	菜鸟ASIC 2012-5-8	52549	javasun 2012-5-9 16:53
[原创] set_load for timing	啥日子的猪 2012-5-5	42831	啥日子的猪 2012-5-9 15:37
[求助] lvds tx输出时钟与rx输入时钟反相	suiying413 2012-5-8	44450	everhappy 2012-5-9 15:25
[求助] FPGA做音频播放，与TLV320AIC23调试的难题！！	johnnyluck 2012-3-20	34413	Fantasy_CHL 2012-5-8 22:10
[求助] 请问现在大家都用什么低压库设计工具	hxfwdzx 2012-4-1	13250	lvguang 2012-5-8 21:56
timing loop问题	qifan 2008-6-2	45953	jakeguo 2012-5-8 21:50
[活动] 没分了。。	lwr91 2012-5-8	02624	lwr91 2012-5-8 21:22
[求助] 有做过硬件实现SM3加密算法的么？	zxpfrz@qq.com 2012-5-8	24888	zhcheng06 2012-5-8 19:05
[求助] FPGA读写SATA硬盘	tjy389945230 2012-5-8	22599	tjy389945230 2012-5-8 18:59
altera DDR2 ip核 DQS 问题 ...2	zyd912 2009-10-9	169848	zhcheng06 2012-5-8 18:49
[求助] Atlys Spartan-6 FPGA 开发套件价格	thomas66 2012-5-8	22833	夜尽天明 2012-5-8 17:42
[求助] 基于VHDL的频率计，求大神们指点思路！！！	Yummmy_ 2012-5-8	32820	clean_water 2012-5-8 15:38
[求助] 非三态总线是什么意思？	86497689 2010-9-17	54247	nishuidegou 2012-5-8 15:36
[求助] Altera DDR2 controller ip核后仿时，mem_dq信号比mem_dqs信号晚一个时钟周期	yibiantian 2012-3-9	33882	immonster 2012-5-8 15:00
[讨论] DC综合时模块的约束条件是怎么确定的？	xiaqianbin 2012-5-7	43039	xiaqianbin 2012-5-8 10:18
[原创] 根据dsp算法写verilog需要注意什么问题?	啥日子的猪 2012-5-8	12423	啥日子的猪 2012-5-8 10:08
[原创] 设计中时钟沿的问题	fishinger1999 2012-5-5	94233	tao2000 2012-5-8 09:39
[讨论] 数字IC 发展规划	huxiaotianxia 2012-5-7	12986	huxiaotianxia 2012-5-8 09:32
[求助] 请问DDL是什么呀？用verilog怎么实现？	hbbdlx 2012-5-7	12118	richyrichy 2012-5-8 08:37
[求助] ModelSim里面如何导入数据	qing_icefire 2012-5-7	12306	tt99647 2012-5-7 22:23
[讨论] 菜鸟请教：modelsim后仿真的时钟周期和综合结果的Fmax有什么关系？	zxlyyl 2012-2-4	12172	sara0830 2012-5-7 21:48
[求助] 求助，3E的板子烧入PROM文件无现象	shense0 2012-5-6	26817	夜尽天明 2012-5-7 21:40
[求助] 关于ddr2 controller仿真的问题，望解惑，感激不尽 ...2 3	hexuezu 2012-3-6	269788	hexuezu 2012-5-7 20:13
[求助] DDR2 controller仿真问题	easychen 2012-3-16	62329	hexuezu 2012-5-7 17:10
[求助] 当系统时钟跑到166MHz	benny46 2012-5-7	02174	benny46 2012-5-7 14:01
[求助] DC 读入rtl文件问题	javasun 2012-5-7	12529	jun_dahai 2012-5-7 11:39
modelsim可以保存仿真多长时间的波形 ...2	becoll 2009-11-3	175411	nirvana_xun 2012-5-7 09:57
基于MATLAB的自适应模糊PID控制系统计算机仿真 ...2	zxl_ever 2007-3-19	135430	zhaojing198891 2012-5-6 22:30
[资料] linux下的fpga_Vf2012.03(no crack)	cxq1846 2012-5-2	73110	cxq1846 2012-5-6 16:59
[求助] ISE13.4生成的ROM的IP核	zxn 2012-5-6	13191	yuanwolf2008 2012-5-6 10:54
[求助] Qsys中Lan91c111控制器怎样构建？谢谢	blueandy 2012-4-20	46525	ernesto1209 2012-5-5 22:21
[原创] 大家好，弱问个基本的语法问题	atlandis 2012-5-3	82798	ernesto1209 2012-5-5 22:06
[求助] DC FM 出现问题	孤月飞星 2012-5-5	02032	孤月飞星 2012-5-5 17:04
[求助] 关于modelsim-altera的仿真问题	fanwei0722 2012-5-1	33218	fanwei0722 2012-5-5 15:22
仿真器或综合器里面用tcl脚步文件有什么好资料吗？	feitengyu 2008-9-11	11895	FPGAASICII 2012-5-4 20:24

1 ... 597 598 599 600601602 603 604 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30990|排名: 11

快速发帖

浏览过的版块

站长推荐 /1