EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 597 598 599 600601602 603 604 ... 890 / 890 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 使用ISE chipscope修改信号后信号名不能更新，如何解决？	禅师1988 2012-5-28	12877	qlengyu 2012-5-30 17:17
[求助] ISim里面仿真DCM	benny46 2012-5-29	22809	qlengyu 2012-5-30 17:08
[讨论] quartus DC encounter	大胜天尊 2012-5-29	22718	solarwafer 2012-5-30 11:28
[求助] virtex-5 ml506开发板程序下载失败，求侠客指点	flyamo 2012-5-18	33293	netshell 2012-5-30 06:48
[求助] modelsim 后仿信号全都是不定态 ...2	SKILLER 2012-5-18	147469	handsomexk 2012-5-29 11:07
[求助] 请问Cyclone III能配DDR2 667吗	99414495@qq.com 2012-5-28	23103	wangyingwei 2012-5-29 11:06
[讨论] 在MBIST中hold_l的具体作用是什么	tigerajs 2012-5-29	01473	tigerajs 2012-5-29 10:11
[求助] FPGA内部想做local bus总线，能使用inout型么？ ...2	toneytang 2012-5-23	135114	robberxiong 2012-5-29 09:36
[求助] 求silvaco软件	ancientmoon 2012-5-28	02256	ancientmoon 2012-5-28 22:56
[求助] Cyclone II FPGA 不支持双口RAM吗 ...2	zsy5460 2010-12-21	136397	fpgall 2012-5-28 19:29
[求助] 总体在催，主任在喊，求前辈了。。。 ...2	332981030 2012-5-25	114740	fpgall 2012-5-28 19:27
[求助] 请教时钟拉长	forlsy 2012-5-22	43924	forlsy 2012-5-28 10:27
[求助] 时序问题	syrtic 2012-5-23	73060	vongy 2012-5-28 08:50
[讨论] 垮时钟域时序约束	lucien_1986 2012-5-24	54546	waynesancruz 2012-5-28 05:09
[求助] FPGA的参考电压那几个管教是干什么的呢？	走走停停 2012-5-16	43758	wufuwei 2012-5-27 09:28
[求助] 在还没有布线的情况下，synplify如何得到线路的延时，从而来满足时序？	karldada 2012-5-25	62831	karldada 2012-5-26 23:01
咨询成熟I2C IP Core（包括master和slave）需要多少人民币？	cjyaaa2000 2008-4-14	84520	huizi0711 2012-5-26 22:20
[求助] 请教时序约束的问题	jameszhan 2012-5-18	93164	jameszhan 2012-5-26 22:01
[求助] QuartusII仿真如下的出错，怎么调啊	jiaowenjie 2012-5-26	32125	这人很烦 2012-5-26 20:54
[活动] XILINX LX9开发板试用活动最终结果公布 ...2 3	jackzhang 2011-12-15	2110110	jokeshe 2012-5-26 16:58
[求助] ASIC netlist能转成适合FPGA 的EDF文件吗？	stanelor 2012-5-25	32804	poiu_elab 2012-5-26 09:03
[求助] quartusII仿真出来的图如何显示模拟图啊	jiaowenjie 2012-5-26	01601	jiaowenjie 2012-5-26 08:59
[求助] 請問 adder 與 multiplexer ...	leesg 2010-2-2	31990	conghung2012 2012-5-26 00:14
[讨论] 关于门时钟的问题	tigerajs 2012-5-18	22947	Timme 2012-5-25 23:05
[求助] ncverilog 后仿一段时间后停住	iyama 2012-4-24	74081	iyama 2012-5-25 18:40
[求助] vhdl when else "--------"	hqhjj 2012-5-25	12702	jinnon 2012-5-25 16:38
[求助] CELL的输出transition time	quenstin 2012-5-25	22535	quenstin 2012-5-25 16:11
[求助] 上海华虹怎么样	windflood 2012-5-21	43186	lk200603 2012-5-25 09:42
[讨论] 异步fifo	倚天f3 2012-5-23	52698	lk200603 2012-5-25 09:41
[求助] FPGA(逻辑或算法)求职	zht24kobe 2012-5-24	42569	weizhiheng 2012-5-24 23:42
[讨论] 请问这个时钟选择要不要在专门的时钟树中做	tigerajs 2012-5-24	23023	xumailster 2012-5-24 20:46
[求助] 求教fpga DLL的作用	iweimo 2012-5-22	13715	jackzhang 2012-5-24 20:32
[求助] ISE 12.4 core generator 不能用	yulaoxie 2012-5-23	32848	yulaoxie 2012-5-24 18:15
[求助] verilog求助 H0 GH0代表什么意思啊还有为什么两张图y为1时输入不一样	455039124 2012-5-24	02790	455039124 2012-5-24 17:11
[求助] xilinx ISE与modelsim联合仿真的问题请教	txd208 2012-5-21	32901	txd208 2012-5-24 11:35

1 ... 597 598 599 600601602 603 604 ... 890 / 890 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31146|排名: 7

快速发帖

浏览过的版块

站长推荐 /1