数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30994|排名: 6

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 593 594 595 596597598 599 600 ... 886 / 886 页下一页

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 在还没有布线的情况下，synplify如何得到线路的延时，从而来满足时序？	karldada 2012-5-25	62711	karldada 2012-5-26 23:01
咨询成熟I2C IP Core（包括master和slave）需要多少人民币？	cjyaaa2000 2008-4-14	84332	huizi0711 2012-5-26 22:20
[求助] 关于ise14和questa的几个问题	tedazsx 2012-5-24	45695	poiu_elab 2012-5-26 22:11
[求助] 请教时序约束的问题	jameszhan 2012-5-18	92996	jameszhan 2012-5-26 22:01
[求助] QuartusII仿真如下的出错，怎么调啊	jiaowenjie 2012-5-26	32021	这人很烦 2012-5-26 20:54
[活动] XILINX LX9开发板试用活动最终结果公布 ...2 3	jackzhang 2011-12-15	219390	jokeshe 2012-5-26 16:58
[求助] ASIC netlist能转成适合FPGA 的EDF文件吗？	stanelor 2012-5-25	32707	poiu_elab 2012-5-26 09:03
[求助] quartusII仿真出来的图如何显示模拟图啊	jiaowenjie 2012-5-26	01557	jiaowenjie 2012-5-26 08:59
[求助] 請問 adder 與 multiplexer ...	leesg 2010-2-2	31861	conghung2012 2012-5-26 00:14
[讨论] 关于门时钟的问题	tigerajs 2012-5-18	22687	Timme 2012-5-25 23:05
[求助] ncverilog 后仿一段时间后停住	iyama 2012-4-24	73836	iyama 2012-5-25 18:40
[求助] vhdl when else "--------"	hqhjj 2012-5-25	12599	jinnon 2012-5-25 16:38
[求助] CELL的输出transition time	quenstin 2012-5-25	22377	quenstin 2012-5-25 16:11
[求助] 上海华虹怎么样	windflood 2012-5-21	43005	lk200603 2012-5-25 09:42
[讨论] 异步fifo	倚天f3 2012-5-23	52438	lk200603 2012-5-25 09:41
[求助] FPGA(逻辑或算法)求职	zht24kobe 2012-5-24	42433	weizhiheng 2012-5-24 23:42
[讨论] 请问这个时钟选择要不要在专门的时钟树中做	tigerajs 2012-5-24	22885	xumailster 2012-5-24 20:46
[求助] 求教fpga DLL的作用	iweimo 2012-5-22	13626	jackzhang 2012-5-24 20:32
[求助] ISE 12.4 core generator 不能用	yulaoxie 2012-5-23	32688	yulaoxie 2012-5-24 18:15
[求助] verilog求助 H0 GH0代表什么意思啊还有为什么两张图y为1时输入不一样	455039124 2012-5-24	02630	455039124 2012-5-24 17:11
[求助] xilinx ISE与modelsim联合仿真的问题请教	txd208 2012-5-21	32797	txd208 2012-5-24 11:35
[求助] MODELSIM学习方法	thmoasmary 2012-5-23	32691	iloveic2012 2012-5-24 11:25
[求助] FLEX 10k 器件使用问题，求助	louisesunjie 2012-5-24	12003	yanrenyi 2012-5-24 11:13
[求助] HSPICE仿真出现问题，求教啊	shehuang1987 2011-5-17	15181	willyeing 2012-5-24 11:02
[求助] 请问这段1602LCD的显示程序无法显示的原因(VERILOG)	hyjkvvv 2012-5-22	32510	hyjkvvv 2012-5-24 10:25
[求助] DC报如下错误“no model found on design"是什么原因？	yubolan 2012-5-23	22074	bob_haohao 2012-5-24 09:33
[求助] synplify轉出quartus 6.0不認得的tri-state pad	starlit 2012-5-24	03161	starlit 2012-5-24 08:07
[讨论] 如何解决DC综合时有关时钟的warning	tigerajs 2012-5-23	35319	orlye 2012-5-23 21:09
[求助] 麻烦各位帮看下顶层VHDL程序哪错了，本人初学者	ljl532 2012-4-26	62256	hoohxy437 2012-5-23 17:49
[求助] 有符号数据计算问题求教	kknd2009 2012-5-23	32530	tao2000 2012-5-23 15:03
[求助] 请教spartan xc3s400 电源的功率选择问题	pptwo 2012-5-23	12068	pptwo 2012-5-23 12:32
[求助] (已解决)谁有design compiler的下载地址或者种子提供的？急用	oscaryzz 2012-5-23	14194	wlf204 2012-5-23 11:59
[解决] 求助，verilog与debussy问题~~~	clean_water 2012-5-23	32678	wlf204 2012-5-23 11:46
[求助] quartus 原理图如何转成.v文件。	yuhenmang 2012-5-17	53754	yuhenmang 2012-5-23 10:23
[求助] 关于PROM的使用	kebon22 2012-5-22	12420	solarwafer 2012-5-23 10:16

1 ... 593 594 595 596597598 599 600 ... 886 / 886 页下一页

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 12 |主题: 30994|排名: 6

快速发帖

浏览过的版块

站长推荐 /1