在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
[求助] 关于ise14和questa的几个问题 tedazsx 2012-5-24 45691 poiu_elab 2012-5-26 22:11
[求助] 请教时序约束的问题 attach_img jameszhan 2012-5-18 92996 jameszhan 2012-5-26 22:01
[求助] QuartusII仿真如下的出错,怎么调啊 jiaowenjie 2012-5-26 32019 这人很烦 2012-5-26 20:54
[活动] XILINX LX9开发板试用活动最终结果公布  ...23 jackzhang 2011-12-15 219381 jokeshe 2012-5-26 16:58
[求助] ASIC netlist能转成适合FPGA 的EDF文件吗? stanelor 2012-5-25 32707 poiu_elab 2012-5-26 09:03
[求助] quartusII仿真出来的图如何显示模拟图啊 jiaowenjie 2012-5-26 01557 jiaowenjie 2012-5-26 08:59
[求助] 請問 adder 與 multiplexer ... leesg 2010-2-2 31861 conghung2012 2012-5-26 00:14
[讨论] 关于门时钟的问题 tigerajs 2012-5-18 22683 Timme 2012-5-25 23:05
[求助] ncverilog 后仿一段时间后停住 iyama 2012-4-24 73833 iyama 2012-5-25 18:40
[求助] vhdl when else "--------" hqhjj 2012-5-25 12599 jinnon 2012-5-25 16:38
[求助] CELL的输出transition time quenstin 2012-5-25 22376 quenstin 2012-5-25 16:11
[求助] 上海华虹怎么样 windflood 2012-5-21 43004 lk200603 2012-5-25 09:42
[讨论] 异步fifo 倚天f3 2012-5-23 52435 lk200603 2012-5-25 09:41
[求助] FPGA(逻辑或算法)求职 zht24kobe 2012-5-24 42433 weizhiheng 2012-5-24 23:42
[讨论] 请问这个时钟选择要不要在专门的时钟树中做 tigerajs 2012-5-24 22885 xumailster 2012-5-24 20:46
[求助] 求教fpga DLL的作用 iweimo 2012-5-22 13624 jackzhang 2012-5-24 20:32
[求助] ISE 12.4 core generator 不能用 attach_img yulaoxie 2012-5-23 32688 yulaoxie 2012-5-24 18:15
[求助] verilog求助 H0 GH0代表什么意思啊 还有为什么两张图y为1时输入不一样 455039124 2012-5-24 02629 455039124 2012-5-24 17:11
[求助] xilinx ISE与modelsim联合仿真的问题请教 attach_img txd208 2012-5-21 32795 txd208 2012-5-24 11:35
[求助] MODELSIM学习方法 thmoasmary 2012-5-23 32691 iloveic2012 2012-5-24 11:25
[求助] FLEX 10k 器件使用问题,求助 louisesunjie 2012-5-24 12001 yanrenyi 2012-5-24 11:13
[求助] HSPICE仿真出现问题,求教啊 shehuang1987 2011-5-17 15179 willyeing 2012-5-24 11:02
[求助] 请问这段1602LCD的显示程序无法显示的原因(VERILOG) hyjkvvv 2012-5-22 32508 hyjkvvv 2012-5-24 10:25
[求助] DC报如下错误“no model found on design"是什么原因? yubolan 2012-5-23 22074 bob_haohao 2012-5-24 09:33
[求助] synplify轉出quartus 6.0不認得的tri-state pad starlit 2012-5-24 03161 starlit 2012-5-24 08:07
[讨论] 如何解决DC综合时有关时钟的warning tigerajs 2012-5-23 35319 orlye 2012-5-23 21:09
[求助] 麻烦各位帮看下顶层VHDL程序哪错了,本人初学者 ljl532 2012-4-26 62255 hoohxy437 2012-5-23 17:49
[求助] 有符号数据计算问题求教 kknd2009 2012-5-23 32528 tao2000 2012-5-23 15:03
[求助] 请教spartan xc3s400 电源的功率选择问题 pptwo 2012-5-23 12066 pptwo 2012-5-23 12:32
[求助] (已解决)谁有design compiler的下载地址或者种子提供的?急用 oscaryzz 2012-5-23 14192 wlf204 2012-5-23 11:59
[解决] 求助,verilog与debussy问题~~~ clean_water 2012-5-23 32673 wlf204 2012-5-23 11:46
[求助] quartus 原理图如何转成.v文件。 attach_img yuhenmang 2012-5-17 53750 yuhenmang 2012-5-23 10:23
[求助] 关于PROM的使用 kebon22 2012-5-22 12416 solarwafer 2012-5-23 10:16
[求助] 关于双口RAM缓存数据的问题 yuechenping 2012-5-22 32261 sinva 2012-5-23 09:50
[求助] 求助:orcad下的原理图如何转换成PROTEL下的原理图 baikingsolar 2012-4-24 12594 vigourous 2012-5-23 09:50
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 13:35 , Processed in 0.051771 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块