在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] ASIC 有哪些经典教程的说?! nuptsww 2012-6-21 01800 nuptsww 2012-6-21 13:41
[讨论] 建立时间和保持时间 hhc789 2012-6-18 85637 shxr 2012-6-21 13:36
[求助] 占资源过大是由于扇出太大造成的吗? a52581120 2012-6-18 63878 tigerjade 2012-6-21 12:17
[求助] rom 仿真的问题  ...2 linhaidu 2010-5-23 116607 snobi 2012-6-21 11:36
[求助] FPGA引脚分配问题(DDR2控制器) yuxuejun1123 2012-6-19 55099 windflood 2012-6-21 10:20
[求助] 关于FPGA时序约束设计请教! wuzhi184 2012-6-20 22531 Timme 2012-6-20 18:43
[求助] 多选多该怎么实现呢? a52581120 2012-6-19 32396 a52581120 2012-6-20 18:25
[求助] 求助!Matlab YUV420转RGB程序,哪位能帮我转成C或者verilog qi0104 2012-6-18 13605 asyou 2012-6-20 17:11
[求助] DCT蝶形算法中嵌套循环的仿真 450663807 2012-6-15 32753 yucaoxilin 2012-6-20 16:28
[求助] 关于questasim可以用vlog等,但是无法用vsim命令 qqwang106 2012-6-20 44169 qqwang106 2012-6-20 14:35
[求助] 关于verilog学习的请教 岁月永恒 2012-6-20 41999 falloutmx 2012-6-20 14:29
[讨论] 求教牛人关于if...if和casex代码 daboboxiao 2012-6-19 42787 zhoushangshi 2012-6-20 11:39
[求助] 前一模块正常输出,接到后一模块发现前一模块传来的数据都是高阻。。。求大神指导 lixuecheng 2012-6-14 24820 lixuecheng 2012-6-20 08:58
[求助] 现在casex能综合吗,用quartus ii tianyu751 2012-6-19 22387 orlye 2012-6-19 21:25
[求助] 同相时钟  ...2 心海的一滴泪 2011-5-3 109112 Timme 2012-6-19 18:48
[求助] 大四即将读研学生求助 xiamilyx 2012-6-14 93057 0205feiyu 2012-6-19 15:31
[求助] .sdf文件怎么加到工程中去,如何仿真 nkcjf 2012-6-19 12308 tigerjade 2012-6-19 12:14
[调查] modelsim仿真和chioscope验证的波形不同的原因 recorner 2012-6-18 45713 duan_dzj 2012-6-19 10:59
[求助] verilog 大胜天尊 2012-6-7 52257 vinsung 2012-6-19 10:16
[求助] VCS编译出错,求高手指教 歪枣树 2012-6-19 01537 歪枣树 2012-6-19 09:49
[求助] chipscope对FPGA的外部输入输出有影响么 qd0090 2012-6-18 32899 eaglelsb 2012-6-19 09:44
[讨论] altera DDR2 IP 的burstbegin信号! asyou 2011-3-9 17908 easychen 2012-6-19 09:24
[求助] 哪位大拿推荐几款 Xilinx 器件,里面有硬核处理器的!  ...2 chen.terry 2012-5-30 155494 chen.terry 2012-6-18 22:20
[求助] 请教LVDS稳定问题 McCrocodile 2012-6-15 22627 tiangua 2012-6-18 22:06
[求助] about clk yangics 2012-6-18 32226 Timme 2012-6-18 21:46
[求助] 数字集成电路功耗计算问题 fl_5588 2012-5-15 12869 fl_5588 2012-6-18 16:03
[求助] 求助!Matlab YUV420转RGB程序,哪位能帮我转成C或者verilog qi0104 2012-6-18 03260 qi0104 2012-6-18 15:10
[求助] 请问formality unmatch point问题 herezt 2012-3-8 54577 205207033 2012-6-18 14:36
[求助] 求UART代码 andyjoan 2010-6-10 52145 nazhaahai 2012-6-18 10:28
[求助] 请教DC综合中多时钟问题 tntdog 2012-6-15 22572 bob_haohao 2012-6-18 09:41
[讨论] function能综合么? shxr 2012-6-15 83211 orlye 2012-6-17 21:50
[求助] fpga+dsp板卡短路,左思右想,不知所措,请大家帮忙  ...2 weizhiheng 2011-12-28 105920 332981030 2012-6-17 20:10
[求助] 想问一下RTL图是什么样子的……附一段VHDL源代码,求其RTL图 huigher 2012-4-2 54033 zengqinghe 2012-6-17 13:47
[求助] DC的report里面的单位如何修改? trueif 2012-6-15 14455 jacobi117 2012-6-16 21:32
[求助] Error : fail to find 'glbl' in hierarchical name? nano_dv 2012-6-11 76951 peppermint 2012-6-16 06:29
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-6 11:53 , Processed in 0.064448 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块