在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: acterone

[求助] 时序优化问题请教

[复制链接]
发表于 2012-7-16 23:22:54 | 显示全部楼层
按照你说的说法,芯片本身跑150M应该是没有问题的,但是altera的乘法器IP本身的架构随着不同的芯片结构也不同,但是如果真如10L所猜测的话,那么可以尝试增加latency;我在实际使用过程中一般都设置2,暂时还没遇到你的问题,如果你修改后还有时序问题,不妨将warning贴上来,大家一起分析!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 07:30 , Processed in 0.012153 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表