在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] xilinx ISE如何看综合之后的电路原理图  ...2 john3851 2011-10-10 1419350 jefby 2012-7-31 21:59
redhat 9.0 能不能安装DC  ...2 fb_hou 2009-8-23 135054 chewenjie27205 2012-7-31 21:56
[资料] Protel分类整理大集合(软件下载地址,视频教程,库) lyn89125 2012-7-5 22488 xiayng 2012-7-31 20:58
[求助] 代码层面的面积优化有哪些好的方法呢 dianxin05323 2012-7-31 12714 xuy731 2012-7-31 20:43
[求助] ISE12.4 implement错误 gxiaob 2012-7-31 21831 gxiaob 2012-7-31 17:33
[求助] cadence NC仿真出错 darius龙 2012-7-31 32507 rvnistelrooy 2012-7-31 16:59
[求助] **warning** exceeds analysis range phuang 2012-5-26 12094 conghung2012 2012-7-31 16:41
[求助] 请教用altera 再带的RS IP核,自动生成的tb进行仿真时,出现问题请教各位大牛 xiaowei1122 2012-7-31 14815 xiaowei1122 2012-7-31 10:51
[求助] 请教Serdes库的Deterministic Latency模式的使用及配置 pattern信号对不齐 tramp_forever 2012-7-30 12492 duan_dzj 2012-7-31 10:10
[资料] 什么样的asic的设计结构是最好的 单飞 2012-7-30 32754 duan_dzj 2012-7-31 09:38
[求助] Altium Designer层次设计中的问题,相信你也遇到过 six 2012-7-12 42959 bablit 2012-7-31 01:18
[求助] 求大神教做基于FPGA的运动目标跟踪系统 残无 2012-7-30 73376 残无 2012-7-30 23:20
[讨论] uart的verilog程序的仿真怎么加激励呀 yrf828917 2012-7-30 23191 jefby 2012-7-30 22:26
TD—SCDMA终端功率控制自动校准系统实现 cqm239 2008-3-10 37608 chaner2002 2012-7-30 21:59
[讨论] NC verilog中怎么运行.do文件? sunt8707 2012-7-30 32956 my2817 2012-7-30 19:35
[求助] 求助:VHDL package 中定义信号,仿真出错 como19860708 2012-7-30 32911 como19860708 2012-7-30 19:15
[原创] 请教linux里面ctrl z操作过头 atlandis 2012-7-30 12614 atlandis 2012-7-30 17:56
[求助] 使用VCS问题求助…… huobaihua 2010-12-8 63477 菜鸟ASIC 2012-7-30 15:08
[求助] sdf文件的注释符号是什么? shxr 2012-7-30 13097 shxr 2012-7-30 14:22
[求助] quartus II无法调用第三方的EDA prince_9036 2012-7-30 22914 prince_9036 2012-7-30 12:48
[讨论] 浮点数小数部分的存储 wangxunzhi2010 2012-7-30 02823 wangxunzhi2010 2012-7-30 12:44
[资料] 求synplify201103下载 lara9554 2012-7-28 12519 duan_dzj 2012-7-30 09:43
[调查] FPGA的发展前景 huizi0711 2012-7-11 43422 leasor 2012-7-30 07:20
[求助] Altera clock mux一问 sunyzs 2012-7-29 13843 Timme 2012-7-29 20:16
[求助] dBFs,dBm huizi0711 2012-7-24 513147 kikky1986 2012-7-29 14:07
请教如何在DC综合后在modelsim中把.lib的库加进去做仿真呀?  ...2 coolchan 2008-12-2 107885 cafszyl 2012-7-29 11:15
[求助] 什么是同步逻辑和异步逻辑?  ...2 bob-yang 2011-6-1 127881 61279271 2012-7-29 10:28
[求助] 求助BRAM的占用问题 六大三粗 2012-7-11 22243 davincikk 2012-7-29 10:04
[资料] 总结一下关于遇到DC或者ICC遇到Fatal:Internal system error sages 2012-7-27 23946 davincikk 2012-7-29 10:00
[求助] DesignWare IP问题请教?请教高手!!! 戴尔卡耐基 2010-3-22 23260 davincikk 2012-7-29 09:59
[求助] FPGA最小系统多少钱啊 wangjianping530 2011-11-7 53679 lara9554 2012-7-28 23:02
[求助] 为何 vcs不识别verilog bench中的for循环语句? sunnyzhu 2012-7-12 65239 lara9554 2012-7-28 23:00
[求助] 单端口RAM读写 zhaow0422 2012-7-17 24342 lara9554 2012-7-28 22:47
欢迎加入专业IC设计QQ群  ...23456 liuzi356 2009-6-10 5620522 lara9554 2012-7-28 22:40
[求助] ISim仿真 nzx1993113 2012-7-23 13379 lara9554 2012-7-28 22:26
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 用户协议&隐私声明| 版权投诉通道| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-12-23 04:50 , Processed in 0.066142 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块