在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2016|回复: 1

[求助] 代码层面的面积优化有哪些好的方法呢

[复制链接]
发表于 2012-7-31 18:45:03 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 dianxin05323 于 2012-7-31 18:47 编辑

以下为Quartus  fitter(Place&Rotue)后的报告,Dedicated logic registers 4,368 / 10,320 ( 42 % ) 这一项显示面积上还有优化空间,代码上作了一些优化,但是效果不是很明显,也许是没有找到关键点,不知各位大侠有什么好的方法没有,恳请指教

Total combinational functions 10,239 / 10,320 ( 99 % )
Dedicated logic registers 4,368 / 10,320 ( 42 % )
Total logic elements 10,240 / 10,320 ( 99 % )
Total registers 4410
Total pins 135 / 183 ( 74 % )
Total virtual pins 0
Total memory bits 71,680 / 423,936 ( 17 % )
Embedded Multiplier 9-bit elements 0 / 46 ( 0 % )
Total PLLs 2 / 2 ( 100 % )
发表于 2012-7-31 20:43:59 | 显示全部楼层
可以使用SRAM来实现组合逻辑,降低组合函数使用率
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-8 23:14 , Processed in 0.020601 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表