FPGA中BLOCK ram 和DISTRIBITE RAM

陶志妖妖

回复 10# tiangua


    哦，你说的是从整体设计上来求改进啊！我用的都是simple dual ram，不然的话就得考虑时钟的倍频了，多时钟设计会出现更多的问题，还是想将之前用BLOCK RAM IP核的地方改用其他RAM资源来实现，理论上说来调用DRAM代替部分BRAM，那么BRAM的资源是要减少的啊，因为DRAM用的时LUT资源啊，不会占用片内BRAM的。

tiangua

BRAM少一个两个，要仔细看才能看出来。否则只看一个百分比，没有什么用处。
仔细看一下综合的报告。
你生成DRAM的时候，如果位宽和深度跟原来比不变的话，那一个18K BLOCK RAM要换多少LUT啊？
所以换了以后要缩小DRAM的深度。
不过建议还是先看看综合报告和布局布线报告，看看ram都用到什么地方了，是不是能省一些。

dlb05061131

使用分布式ram还是blockram，在器件手册应用里边说明了的，如果是小容量的ram，在生成ram的时候就推荐使用分布式ram生成。