在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: zhouyd_0902

(HELP)DDR DDR2问题

[复制链接]
发表于 2012-7-21 21:53:16 | 显示全部楼层
学习了
发表于 2012-7-22 01:20:00 | 显示全部楼层
俺曾经有个猜测:

从DDR到DDR2到DDR3,Latency的值从来没有怎么变过(频率提高一倍后CAS周期数也提高一倍,延时按ns计无变化),可以猜想DRAM内核速度无变化。

但随着工艺进步,基本逻辑单元(比如MUX)的速度在不断变快。这样就可以内部用慢速同时操作2/4/8个DRAM内核,在出口处MUX一下,就变成了DDR/DDR2/DDR3。

俺去年曾经跟美光的工程师交流过这个想法,但被耻笑了。。。
发表于 2012-7-22 08:23:04 | 显示全部楼层
关键还是频率提高了。其实要是对DDR2和DDR做纯随机读取,每次只读一个接口位宽,速度谁更快还不一定,因为DDR2的CAS值高,DDR3就更高了。
发表于 2012-7-22 21:09:05 | 显示全部楼层
我感觉的变化大部分也是借口频率,另外就是接口电平低了。实际的每次tRC没有太大变化。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 00:00 , Processed in 0.015009 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表