在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8938|回复: 12

[求助] 大家有没有用过OSERDES,Xilinx官方的代码为什么在时钟信号输出后面加上ODDR?

[复制链接]
发表于 2011-4-28 16:40:32 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家有没有用过OSERDES,Xilinx官方的代码为什么在时钟信号输出后面加上ODDR,直接输出时钟不可以吗?
发表于 2011-5-23 10:29:32 | 显示全部楼层
是啊,好像是作为SDR来接收的吧?我最近也在看这个,大家可以讨论讨论,我的QQ405965767
发表于 2011-5-23 14:01:28 | 显示全部楼层
我以前这么做时的考虑时,因为数据线也要经过ODDR的,时钟也这么做,可以让时钟和数据经过同样的结构单元出去,这样它们的时延信息等都是一致的,如果有很大的环境温度变化的影响,它们输出的时间差也能保持恒定,有利于设计稳定。
发表于 2011-6-14 15:53:42 | 显示全部楼层




      //------------------------------------------------------------------------
  // GMII Transmitter Clock Management
  //------------------------------------------------------------------------
  // Instantiate a DDR output register.  This is a good way to drive
  // GMII_TX_CLK since the clock-to-PAD delay will be the same as that for
  // data driven from IOB Ouput flip-flops eg GMII_TXD[7:0].
  ODDR gmii_tx_clk_oddr (
      .Q(GMII_TX_CLK),
      .C(TX_CLK),
      .CE(1'b1),
      .D1(1'b0),
      .D2(1'b1),
      .R(RESET),
      .S(1'b0)
  );

这位仁兄说的非常正确,上边是我从xilinx一个ip里边找到的。
 楼主| 发表于 2011-6-14 16:58:45 | 显示全部楼层
哦,谢谢大家!
发表于 2011-9-30 18:40:18 | 显示全部楼层
都是高手啊~时钟问题是首要的
发表于 2011-9-30 18:40:51 | 显示全部楼层
都是高手啊~时钟问题是首要的
发表于 2012-4-18 18:54:02 | 显示全部楼层


我以前这么做时的考虑时,因为数据线也要经过ODDR的,时钟也这么做,可以让时钟和数据经过同样的结构单元出 ...
eaglelsb 发表于 2011-5-23 14:01


由这个我想引申的问一下,如果一个设计里面使用了ODDR以后,那么修改设计进行不同次综合实现,由ODDR输出的信号到PAD的时延会改变吗?
同样的问题对IDDR。
发表于 2012-4-22 13:00:12 | 显示全部楼层
henhao,meiqianle
发表于 2012-4-22 21:36:34 | 显示全部楼层
学习一下!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-18 07:06 , Processed in 0.132723 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表