在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2176|回复: 0

高性能3U PXIE信号处理平台

[复制链接]
发表于 2016-8-30 09:51:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

产品编号:1501005

高性能3U PXIE信号处理平台

( B-PXIE-6455 )

数据手册

( Data Sheet )

Version 1.0


清华大学设备仪器厂智能计算研发中心
|
清华仪器


1 板卡概述

1.1 板卡简介

B-PXIE-6455是一款基于PXI Express总线架构的高性能信号处理平台,该平台采用一片TI的DSP(TMS320C6455)处理器与一片Altera的FPGA(EP4CGX150)处理器,DSP最高支持1.2G主频,与FPGA协同工作能提供较强的处理性能。DSP通过SRIO与EMIF与FPGA进行高速互联,FPGA提供x4 PCIE总线。板卡具有1路千兆以太网口,具有1路SFP光纤通道接口,板卡具有8路LVDS信号输入与8路LVDS信号输出。板卡可广泛应用于实时信号处理、智能图像分析等场景。

1.2 功能框图

1.jpg

1-1 板卡功能框图

1.3 硬件指标

[size=8.0000pt]q 标准PXI Express规格,欧式板卡结构,具有较好的机械性能。

[size=8.0000pt]q 板载1片高性能DSP(TMS320C6455)芯片,最高支持1.2G主频。

[size=8.0000pt]q DSP外挂8Gb Nand Flash、1GByte DDR2 SDRAM、SPI Flsh

[size=8.0000pt]q 板载1片高性能FPGA(EP4CGX150)芯片。

[size=8.0000pt]q FPGA外挂2组DDR2 SDRAM,方便进行乒乓操作。

[size=8.0000pt]q FPGA采用并行模式加载,采用CPLD引导。

[size=8.0000pt]q 板卡具有1路千兆以太网口。

[size=8.0000pt]q 板卡具有1路SFP光纤通道,支持3.125Gbps线速率。

[size=8.0000pt]q 板卡具有8路LVDS输入、8路LVDS输出。

[size=8.0000pt]q 板卡支持x4 PCI Express gen1,提供对普通PXIE主板的支持。

[size=8.0000pt]q 板卡具有同步触发功能,能实现多板同步。

1.4 功能特性

[size=8.0000pt]q DSP处理节点,主要功能特性有:

[size=8.0000pt]Ø DSP采用TI公司的高性能定点运算DSP(TMS320C6455)。

[size=8.0000pt]Ø 1ns的指令周期、最高1G的时钟频率。

[size=8.0000pt]Ø 支持4个x1 SRIO或者1个x4 SRIO,v1.2版本,最高3.125Gbps速率。

[size=8.0000pt]Ø 支持32位DDR2控制器(DDR2-500)。

[size=8.0000pt]Ø 支持最高64位/133-MHz EMIF。

[size=8.0000pt]q FPGA处理节点,主要功能特性有:

[size=8.0000pt]Ø FPGA采用Altera的Cyclone IV系列(EP4CGX150)。

[size=8.0000pt]Ø FPGA具有150K个逻辑单元(LE)。

[size=8.0000pt]Ø FPGA具有6480Kb嵌入式存储单元。

[size=8.0000pt]Ø 时钟资源:具有30个全局时钟网络、8个PLL。

[size=8.0000pt]Ø IO资源:支持1.2V/1.5V/1.8V/2.5V/3.3V。

[size=8.0000pt]Ø 具有1个PCIE Endpoint,支持gen1。

[size=8.0000pt]Ø 具有8个Gbits收发器,最大支持3.125Gbps。

1.5 接口特征

[size=8.0000pt]q 标准3U PXIE接口。

[size=8.0000pt]q 前面板具有1个SFP LC接口光模块。

[size=8.0000pt]q 前面板具有1个RJ45千兆以太网口。

[size=8.0000pt]q 前面板具有1个J30J微矩形连接器,提供8路LVDS输入、8路LVDS输出。

1.6 软件支持

[size=8.0000pt]q DSP的软件支持包含:

[size=8.0000pt]Ø Boot引导:支持Flash引导模式。

[size=8.0000pt]Ø 支持DSP的千兆以太网传输,支持WIP协议栈移植。

[size=8.0000pt]Ø 支持DSP的EMIF32存储器接口。

[size=8.0000pt]Ø 支持SRIO数据传输。

[size=8.0000pt]q FPGA的软件支持包含:

[size=8.0000pt]Ø 完整的DDR2控制

[size=8.0000pt]Ø FPGA的并行模式加载

[size=8.0000pt]Ø FPGA与DSP之间的EMIF32、SRIO通信测试

[size=8.0000pt]Ø FPGA的LVDS接口驱动

[size=8.0000pt]Ø FPGA的光纤接口驱动

1.7 应用场景

[size=8.0000pt]q 视频与图像处理。

[size=8.0000pt]q 软件无线电等。

1.8 物理与电气特征

物理与电气特征[size=8.0000pt]

板卡尺寸[size=8.0000pt]

160 x 100 mm[size=8.0000pt]

板卡供电[size=8.0000pt]

5A max@12VDC(±5%)[size=8.0000pt]

散热方式[size=8.0000pt]

金属导冷散热[size=8.0000pt]






1.9 环境参数

工作环境[size=8.0000pt]

工作温度[size=8.0000pt]

-40°~+85°C(工业级)[size=8.0000pt]

存储温度[size=8.0000pt]

-55°~+125°[size=8.0000pt]

工作湿度[size=8.0000pt]

5%~95%,非凝结[size=8.0000pt]







2.0 可靠性指标

可靠性指标[size=8.0000pt]

使用寿命[size=8.0000pt]

>10年[size=8.0000pt]

MTTR[size=8.0000pt]

<20分钟[size=8.0000pt]

MTBF[size=8.0000pt]

10,000,000小时[size=8.0000pt]

质量标准[size=8.0000pt]





2 订购信息

具体型号

产品描述

备注

交货期

B-PXIE-6455[size=8.0000pt]

高性能3 U PXIE信号处理平台[size=8.0000pt]

工业级[size=8.0000pt]

4周内[size=8.0000pt]



&#169; 2015 V1.0
保留所有权利

清华大学设备仪器厂智能计算研发中心 | 清华仪器

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 09:43 , Processed in 0.028997 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表