EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 599 600 601 602603604 605 606 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] FPGA(逻辑或算法)求职	zht24kobe 2012-5-24	42604	weizhiheng 2012-5-24 23:42
[讨论] 请问这个时钟选择要不要在专门的时钟树中做	tigerajs 2012-5-24	23049	xumailster 2012-5-24 20:46
[求助] 求教fpga DLL的作用	iweimo 2012-5-22	13754	jackzhang 2012-5-24 20:32
[求助] ISE 12.4 core generator 不能用	yulaoxie 2012-5-23	32916	yulaoxie 2012-5-24 18:15
[求助] verilog求助 H0 GH0代表什么意思啊还有为什么两张图y为1时输入不一样	455039124 2012-5-24	02839	455039124 2012-5-24 17:11
[求助] xilinx ISE与modelsim联合仿真的问题请教	txd208 2012-5-21	32934	txd208 2012-5-24 11:35
[求助] MODELSIM学习方法	thmoasmary 2012-5-23	32940	iloveic2012 2012-5-24 11:25
[求助] FLEX 10k 器件使用问题，求助	louisesunjie 2012-5-24	12137	yanrenyi 2012-5-24 11:13
[求助] HSPICE仿真出现问题，求教啊	shehuang1987 2011-5-17	15398	willyeing 2012-5-24 11:02
[求助] 请问这段1602LCD的显示程序无法显示的原因(VERILOG)	hyjkvvv 2012-5-22	32630	hyjkvvv 2012-5-24 10:25
[求助] DC报如下错误“no model found on design"是什么原因？	yubolan 2012-5-23	22159	bob_haohao 2012-5-24 09:33
[求助] synplify轉出quartus 6.0不認得的tri-state pad	starlit 2012-5-24	03290	starlit 2012-5-24 08:07
[讨论] 如何解决DC综合时有关时钟的warning	tigerajs 2012-5-23	35590	orlye 2012-5-23 21:09
[求助] 麻烦各位帮看下顶层VHDL程序哪错了，本人初学者	ljl532 2012-4-26	62390	hoohxy437 2012-5-23 17:49
[求助] 有符号数据计算问题求教	kknd2009 2012-5-23	32687	tao2000 2012-5-23 15:03
[求助] 请教spartan xc3s400 电源的功率选择问题	pptwo 2012-5-23	12217	pptwo 2012-5-23 12:32
[求助] (已解决)谁有design compiler的下载地址或者种子提供的？急用	oscaryzz 2012-5-23	14304	wlf204 2012-5-23 11:59
[解决] 求助，verilog与debussy问题~~~	clean_water 2012-5-23	32894	wlf204 2012-5-23 11:46
[求助] quartus 原理图如何转成.v文件。	yuhenmang 2012-5-17	53907	yuhenmang 2012-5-23 10:23
[求助] 关于PROM的使用	kebon22 2012-5-22	12613	solarwafer 2012-5-23 10:16
[求助] 关于双口RAM缓存数据的问题	yuechenping 2012-5-22	32441	sinva 2012-5-23 09:50
[求助] 求助：orcad下的原理图如何转换成PROTEL下的原理图	baikingsolar 2012-4-24	12658	vigourous 2012-5-23 09:50
[求助] 求助选取总线的问题	dreamylife 2012-5-21	12631	silencex8 2012-5-22 21:57
[讨论] bottom-up综合后做LEC应该注意什么	tigerajs 2012-5-22	22347	tigerajs 2012-5-22 17:14
[求助] xilinx开发板开发以太网问题	hujiaomianhao 2010-9-8	42672	250084162 2012-5-22 15:48
[求助] 关于CADENCE后仿真的一点问题	fcllyc053 2012-5-22	02032	fcllyc053 2012-5-22 13:57
[求助] 请问利用MUX选通时钟信号应该怎么做呢？	sages 2012-5-19	45701	教父 2012-5-22 11:32
[求助] cadence ius相关问题！	这人很烦 2012-3-9	86712	zhangrenguo 2012-5-22 11:05
[求助] 帮我看看这个计数器为什么总是提示Syntax error near "process"	乐烁橙 2012-5-21	34978	乐烁橙 2012-5-22 10:53
[求助] 怎样用ModelSim仿真加了NIOS核的工程进行仿真	zxm2014 2012-5-8	23251	tobemyself 2012-5-21 21:53
[求助] 求助，如何将下列matlab程序转化为verilog语言	liugm 2012-5-21	33424	orlye 2012-5-21 21:25
求助 verilog中 task和function ...2	liandan 2008-4-10	1112733	shengxianwochuo 2012-5-21 20:13
[求助] 急！求教版主以及各位高手，关于nios中总线对流模式数据的读写延时问题	qq376784106 2012-5-20	43523	qq376784106 2012-5-21 18:24
[求助] 周期信号的测试程序应该怎么写	xingtianhn 2012-5-20	43127	xingtianhn 2012-5-21 16:35
[求助] 求教digital硕士出路	cleadrea 2012-5-18	24037	cleadrea 2012-5-21 14:46

1 ... 599 600 601 602603604 605 606 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

快速发帖

浏览过的版块

站长推荐 /1