数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 599 600 601 602603604 605 606 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] 关于questasim可以用vlog等，但是无法用vsim命令	qqwang106 2012-6-20	44288	qqwang106 2012-6-20 14:35
[求助] 关于verilog学习的请教	岁月永恒 2012-6-20	42077	falloutmx 2012-6-20 14:29
[讨论] 求教牛人关于if...if和casex代码	daboboxiao 2012-6-19	42915	zhoushangshi 2012-6-20 11:39
[求助] 前一模块正常输出，接到后一模块发现前一模块传来的数据都是高阻。。。求大神指导	lixuecheng 2012-6-14	24920	lixuecheng 2012-6-20 08:58
[求助] 现在casex能综合吗，用quartus ii	tianyu751 2012-6-19	22484	orlye 2012-6-19 21:25
[求助] 同相时钟 ...2	心海的一滴泪 2011-5-3	109424	Timme 2012-6-19 18:48
[求助] 大四即将读研学生求助	xiamilyx 2012-6-14	93221	0205feiyu 2012-6-19 15:31
[求助] .sdf文件怎么加到工程中去，如何仿真	nkcjf 2012-6-19	12398	tigerjade 2012-6-19 12:14
[调查] modelsim仿真和chioscope验证的波形不同的原因	recorner 2012-6-18	45875	duan_dzj 2012-6-19 10:59
[求助] verilog	大胜天尊 2012-6-7	52348	vinsung 2012-6-19 10:16
[求助] VCS编译出错，求高手指教	歪枣树 2012-6-19	01608	歪枣树 2012-6-19 09:49
[求助] chipscope对FPGA的外部输入输出有影响么	qd0090 2012-6-18	33019	eaglelsb 2012-6-19 09:44
[讨论] altera DDR2 IP 的burstbegin信号！	asyou 2011-3-9	18011	easychen 2012-6-19 09:24
[求助] 哪位大拿推荐几款 Xilinx 器件，里面有硬核处理器的！ ...2	chen.terry 2012-5-30	155727	chen.terry 2012-6-18 22:20
[求助] 请教LVDS稳定问题	McCrocodile 2012-6-15	22739	tiangua 2012-6-18 22:06
[求助] about clk	yangics 2012-6-18	32312	Timme 2012-6-18 21:46
[求助] 数字集成电路功耗计算问题	fl_5588 2012-5-15	12968	fl_5588 2012-6-18 16:03
[求助] 求助！Matlab YUV420转RGB程序，哪位能帮我转成C或者verilog	qi0104 2012-6-18	03319	qi0104 2012-6-18 15:10
[求助] 请问formality unmatch point问题	herezt 2012-3-8	54704	205207033 2012-6-18 14:36
[求助] 求UART代码	andyjoan 2010-6-10	52215	nazhaahai 2012-6-18 10:28
[求助] 请教DC综合中多时钟问题	tntdog 2012-6-15	22642	bob_haohao 2012-6-18 09:41
[讨论] function能综合么？	shxr 2012-6-15	83329	orlye 2012-6-17 21:50
[求助] fpga+dsp板卡短路,左思右想,不知所措,请大家帮忙 ...2	weizhiheng 2011-12-28	106076	332981030 2012-6-17 20:10
[求助] 想问一下RTL图是什么样子的……附一段VHDL源代码，求其RTL图	huigher 2012-4-2	54138	zengqinghe 2012-6-17 13:47
[求助] DC的report里面的单位如何修改？	trueif 2012-6-15	14575	jacobi117 2012-6-16 21:32
[求助] Error : fail to find 'glbl' in hierarchical name?	nano_dv 2012-6-11	77106	peppermint 2012-6-16 06:29
[求助] 关于Quartus II编译出现错误	woshaogang123 2012-6-15	11516	gaurson 2012-6-15 23:34
[求助] 求助啊 ...2	wanganyin 2012-6-14	124680	wanganyin 2012-6-15 20:09
[求助] 计数计数模块设计遇到的问题 ...2	woshaogang123 2012-6-12	115447	chenfengrugao 2012-6-15 18:24
[求助] 关于ram 的testbench 编写	zhaow0422 2012-6-14	52742	zhaow0422 2012-6-15 16:59
[求助] 请教一个关于QuartusII的问题！	七尺男儿 2012-6-15	43057	七尺男儿 2012-6-15 16:26
[求助] 请教个触发器方面的问题	shxr 2012-6-12	32452	shxr 2012-6-15 13:58
[求助] DDR 的时序理解	shangyouqiang 2012-6-14	34164	zhq415758192 2012-6-15 13:02
[求助] 关于max fanout问题,130nm工艺下经验值多少呢?	shfeiwang 2012-6-15	02280	shfeiwang 2012-6-15 12:04
[求助] modelsim仿真时，clk显示nodata,求解决	江南炊烟 2012-6-14	513336	duan_dzj 2012-6-15 09:56

1 ... 599 600 601 602603604 605 606 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2