数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

版主: yadog, everhappy, chevroletss, shiyinjita, chinafpga, dlb05061131, guofu2010, acgoal, neoitachi, arthur_wang_orz, tangyutao, wanghl_beijing, HADIST

1 ... 602 603 604 605606607 608 609 ... 896 / 896 页下一页

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] USB2.0 high speed 模式下，USB PHY是如何采样480Mb/s的数据？	llh1119 2012-5-21	22617	windflood 2012-6-5 11:35
[求助] 一般一个电路的Timing slack有多少啊？	trueif 2012-6-1	42495	教父 2012-6-5 10:47
[求助] 请教高手关于uvm验证方法学的学习入门	wangxuede220 2011-11-21	65500	shoufengxima 2012-6-4 23:26
[求助] 仿真成功实验无结果求教	tjy389945230 2012-6-4	42351	nuclearpower102 2012-6-4 23:17
[求助] 仿真中的乘法器调用怎么不起作用	xingtianhn 2012-6-4	02166	xingtianhn 2012-6-4 20:39
[转贴] fpga的前途 ...2 3 4	wbs605697131 2010-4-1	3820108	yucaoxilin 2012-6-4 19:55
[求助] 请教：FPGA 如何功耗分析	sara0830 2011-11-17	74491	yucaoxilin 2012-6-4 16:44
[求助] 关于signalTap采样时钟的疑问 ...2	becoll 2009-12-15	1812536	zbf_sjtu 2012-6-4 14:36
SignalTap II has too many fan-outs问题	qingfan886 2009-1-5	14390	zbf_sjtu 2012-6-4 14:27
请问高手MATLAB与VERILOG的问题 ...2	xiazgjay 2007-11-25	135833	Lfantasy 2012-6-4 10:00
CPLD和FPGA内部结构有何不同	mihayilov 2009-7-30	85098	梦之幽蓝 2012-6-3 16:29
[求助] 关于组合逻辑产生latch的一段代码，请大家帮忙分析	daboboxiao 2012-6-2	53011	daboboxiao 2012-6-3 15:13
[求助] ISE为什么会报异步时钟的时序违例呢？这两个clock已经指定不同的group了。【已解决】	wangxuede220 2012-6-1	25106	wangxuede220 2012-6-3 13:46
[求助] 利用verilog 实现CCD的控制这程序编译时有32个错误请高手矫正 ...2	tanliming007 2012-6-1	146389	tanliming007 2012-6-2 19:42
[求助] Isim里如何做后仿？	benny46 2012-6-2	02575	benny46 2012-6-2 11:01
[解决] 时钟分频	lizhaohong520@ 2012-5-31	33049	lizhaohong520@ 2012-6-1 16:43
[讨论] verilog中generate的用法（genvar） ...2	mhfweng 2010-9-10	1215576	chen.terry 2012-6-1 11:31
[求助] SD卡初始化后不能读写？	wangyingwei 2012-5-27	95191	pcbass 2012-6-1 11:26
[求助] 怎么求一组数列的最小值和次小值	larlyii 2012-5-30	43821	larlyii 2012-6-1 08:29
[原创] quartus ii 9.1 SP2问题求助	spdrdrsp 2012-1-3	74668	heiyux 2012-6-1 01:50
[求助] 请教如何学习MicroBlaze	gmm.dl.cn 2012-5-30	84213	lzhjxn 2012-6-1 00:34
[求助] 求助。。。。。。。。。。	huawwei 2012-6-1	01756	huawwei 2012-6-1 00:26
[求助] always@(mode_ctrol[3:0])悲剧	XIDIANCAD2 2012-5-31	93825	XIDIANCAD2 2012-5-31 23:36
[求助] verilog中memory型数据能在module中作输出么？	flyamo 2012-5-31	14540	gaurson 2012-5-31 23:03
[求助] modelsim仿真状态机的时候,如何才能把转台机的名字给显示出来！	txd208 2012-5-31	13660	arccosx 2012-5-31 22:34
[讨论] 大面阵探测器设计讨论	SKILLER 2012-3-26	32508	hibai 2012-5-31 20:38
[求助] 调用模块出错了，求指教	tianyu751 2012-5-30	32886	tianyu751 2012-5-31 14:38
[求助] 用FPGA实现均匀延迟线？	追风的孩子 2012-5-30	65413	acgoal 2012-5-31 13:45
[求助] quartus9.1调用modelsim ae 时序仿真时出现failed to find instance，求助解决方法	xdbpf 2012-5-31	13778	xdbpf 2012-5-31 11:10
[求助] FPGA设计的一些难题求解	bob_haohao 2012-5-29	53081	wufuwei 2012-5-31 09:03
[求助] fifo缓存	yuechenping 2012-5-30	24138	zhunh 2012-5-30 18:40
[讨论] 搭建仿真环境用什么版本的linux最好？	assassin_cn 2012-5-29	95249	assassin_cn 2012-5-30 17:46
[求助] 使用ISE chipscope修改信号后信号名不能更新，如何解决？	禅师1988 2012-5-28	13023	qlengyu 2012-5-30 17:17
[求助] ISim里面仿真DCM	benny46 2012-5-29	23007	qlengyu 2012-5-30 17:08
[讨论] quartus DC encounter	大胜天尊 2012-5-29	22906	solarwafer 2012-5-30 11:28

1 ... 602 603 604 605606607 608 609 ... 896 / 896 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 10 |主题: 31346|排名: 10

快速发帖

浏览过的版块

站长推荐 /2