在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] ecc相关 clean_water 2012-5-14 03045 clean_water 2012-5-14 15:39
[解决] 求预失真Xilinx DPDv5.0 IPCore jackiecreatus 2012-5-13 13626 duan_dzj 2012-5-14 11:22
[活动] how to install XILINX ISE 13.1 on linux?? nikh243t 2012-5-11 22922 nikh243t 2012-5-14 00:41
[求助] 我想改论坛名字,版主能有办法吗 wangminhua2 2012-5-12 42163 seth0001 2012-5-13 23:14
[原创] 如何知道综合后的netlist质量好坏 啥日子的猪 2012-5-9 74032 erizen 2012-5-13 21:50
[求助] Linear Flash是什么意思 kebon22 2012-5-13 02396 kebon22 2012-5-13 21:25
[求助] dc_shell怎样运行.scr文件 zqszjmzy 2012-5-11 33161 yinchyang 2012-5-13 19:59
[求助] 逻辑分析仪与开发板的连接? kebon22 2012-5-12 22827 kebon22 2012-5-13 15:18
[求助] 调试遇到的问题 wangminhua2 2012-5-12 13799 wangminhua2 2012-5-12 21:46
[求助] 一个面试问题,地址线的,求教! jeffchenbiao 2012-5-10 64163 箜篌 2012-5-12 18:48
[求助] 用verilog实现RS(204,188)译码器 没有输出,请教高手 wqm0716 2012-5-11 12479 wqm0716 2012-5-12 18:24
[求助] 大家好,综合的时候,dc完,怎么找到log文件 graduate2010 2012-5-7 22598 xiaqianbin 2012-5-11 18:57
[求助] CF卡读写的结束地址获取 ckzuan 2012-5-11 02156 ckzuan 2012-5-11 17:37
谁有UART的设计规范?上贴一份吧 yinchyang 2006-9-18 54620 boychb 2012-5-11 17:29
[求助] 有人可以告诉小弟是什么一回事吗?感激不尽~ sarlaga 2012-5-10 52877 gaurson 2012-5-11 13:12
[求助] case 参数传递求解  ...2 sgy004 2012-5-9 134781 sgy004 2012-5-11 12:04
[求助] xilinx V5 EMAC IP参数配置 dlb05061131 2012-5-10 14570 duan_dzj 2012-5-11 11:46
[求助] 请教 monitor显示问题 huxiaotianxia 2012-5-11 02440 huxiaotianxia 2012-5-11 09:40
[求助] 找不到emac dlb05061131 2012-5-3 36705 dlb05061131 2012-5-10 23:35
[原创] 射频微波 magsheng 2012-5-10 23957 wufuwei 2012-5-10 21:53
[求助] Block RAM问题  ...2 smolfy 2011-8-12 187298 linger2003 2012-5-10 20:41
[求助] 初学verilog: generate该如何使用,case总显示出错  ...2 Jeecoun 2011-3-29 108682 conghung2012 2012-5-10 19:39
[讨论] 谁能推荐几本实用点的verilog书籍啊? fj773 2012-5-10 42721 magsheng 2012-5-10 13:27
[求助] 一个关于电压摆幅的问题 yangchao0510 2012-5-10 53173 magsheng 2012-5-10 13:26
[求助] FPGA或者ASIC中ROM相关问题的请教! txd208 2012-5-10 12609 magsheng 2012-5-10 13:22
[求助] fft的SQNR的计算方法 hoohoo2002 2010-1-18 29070 tt99647 2012-5-10 11:44
[求助] xilinx的IP Core端口匹配 kebon22 2012-5-9 23508 kebon22 2012-5-10 10:14
[求助] Testbench中使用while的问题 braveboys 2012-5-3 65402 zzczx 2012-5-10 08:24
[求助] verilog里面有没有类似%m的转义符 zzczx 2012-5-9 22526 zzczx 2012-5-10 06:46
[求助] 请问一般论文说的Xilinx的Slices数是报告中的LUT+Register吗? huangege 2012-5-9 04609 huangege 2012-5-9 22:00
[其它] 数字集成电路设计之路_求旅伴 nishuidegou 2012-5-8 84408 787782240 2012-5-9 20:53
[求助] Cadence下怎么把Verilog转成网表 skyltlt 2012-3-2 74058 conghung2012 2012-5-9 20:49
请问Nios II中BSP与HAL有什么区别呢? thyears 2009-9-5 48921 skyyard 2012-5-9 17:22
[求助] 数字电路设计适用的频率 菜鸟ASIC 2012-5-8 52789 javasun 2012-5-9 16:53
[原创] set_load for timing 啥日子的猪 2012-5-5 43069 啥日子的猪 2012-5-9 15:37
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-29 19:35 , Processed in 0.074255 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块