EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 603 604 605 606607608 609 610 ... 892 / 892 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多		作者	回复/查看	最后发表


[求助] Atlys Spartan-6 FPGA 开发套件价格	thomas66 2012-5-8	23042	夜尽天明 2012-5-8 17:42
[求助] 基于VHDL的频率计，求大神们指点思路！！！	Yummmy_ 2012-5-8	33579	clean_water 2012-5-8 15:38
[求助] 非三态总线是什么意思？	86497689 2010-9-17	54503	nishuidegou 2012-5-8 15:36
[求助] Altera DDR2 controller ip核后仿时，mem_dq信号比mem_dqs信号晚一个时钟周期	yibiantian 2012-3-9	34057	immonster 2012-5-8 15:00
[讨论] DC综合时模块的约束条件是怎么确定的？	xiaqianbin 2012-5-7	43300	xiaqianbin 2012-5-8 10:18
[原创] 根据dsp算法写verilog需要注意什么问题?	啥日子的猪 2012-5-8	12534	啥日子的猪 2012-5-8 10:08
[原创] 设计中时钟沿的问题	fishinger1999 2012-5-5	94731	tao2000 2012-5-8 09:39
[讨论] 数字IC 发展规划	huxiaotianxia 2012-5-7	13503	huxiaotianxia 2012-5-8 09:32
[求助] 请问DDL是什么呀？用verilog怎么实现？	hbbdlx 2012-5-7	12296	richyrichy 2012-5-8 08:37
[求助] ModelSim里面如何导入数据	qing_icefire 2012-5-7	12448	tt99647 2012-5-7 22:23
[讨论] 菜鸟请教：modelsim后仿真的时钟周期和综合结果的Fmax有什么关系？	zxlyyl 2012-2-4	12280	sara0830 2012-5-7 21:48
[求助] 求助，3E的板子烧入PROM文件无现象	shense0 2012-5-6	26985	夜尽天明 2012-5-7 21:40
[求助] 关于ddr2 controller仿真的问题，望解惑，感激不尽 ...2 3	hexuezu 2012-3-6	2610912	hexuezu 2012-5-7 20:13
[求助] DDR2 controller仿真问题	easychen 2012-3-16	62555	hexuezu 2012-5-7 17:10
[求助] 当系统时钟跑到166MHz	benny46 2012-5-7	02397	benny46 2012-5-7 14:01
[求助] DC 读入rtl文件问题	javasun 2012-5-7	12732	jun_dahai 2012-5-7 11:39
modelsim可以保存仿真多长时间的波形 ...2	becoll 2009-11-3	175901	nirvana_xun 2012-5-7 09:57
基于MATLAB的自适应模糊PID控制系统计算机仿真 ...2	zxl_ever 2007-3-19	135762	zhaojing198891 2012-5-6 22:30
[资料] linux下的fpga_Vf2012.03(no crack)	cxq1846 2012-5-2	73431	cxq1846 2012-5-6 16:59
[求助] ISE13.4生成的ROM的IP核	zxn 2012-5-6	13369	yuanwolf2008 2012-5-6 10:54
[求助] Qsys中Lan91c111控制器怎样构建？谢谢	blueandy 2012-4-20	46702	ernesto1209 2012-5-5 22:21
[原创] 大家好，弱问个基本的语法问题	atlandis 2012-5-3	83224	ernesto1209 2012-5-5 22:06
[求助] DC FM 出现问题	孤月飞星 2012-5-5	02201	孤月飞星 2012-5-5 17:04
[求助] 关于modelsim-altera的仿真问题	fanwei0722 2012-5-1	33391	fanwei0722 2012-5-5 15:22
仿真器或综合器里面用tcl脚步文件有什么好资料吗？	feitengyu 2008-9-11	11934	FPGAASICII 2012-5-4 20:24
[原创] who can tell me the position ?	啥日子的猪 2012-5-4	22407	啥日子的猪 2012-5-4 19:17
[求助] 请教：CAN总线模块如何挂载到APB	zfbvictor 2012-5-4	02837	zfbvictor 2012-5-4 16:47
[求助] 复旦大学微电子方向在职硕士	hqhjj 2012-4-26	22533	clean_water 2012-5-4 15:58
[解决] 关于MOS管差动放大器双端输出与单端输出	郭凯琛 2012-5-4	02932	郭凯琛 2012-5-4 14:54
[求助] 求助！DSP内核中round off 的实现	liukai14052 2012-5-4	02309	liukai14052 2012-5-4 11:30
[求助] hspice 的dc扫描施密特触发器问题	jackiexiuyi 2012-5-4	02126	jackiexiuyi 2012-5-4 09:52
[讨论] FPGA的pad输出电压问题	zf20s 2012-5-3	24612	duan_dzj 2012-5-4 09:30
请问如何将综合后的电路图转换为HSPICE能识别的网表	hvpower 2009-4-30	96058	peterlin2010 2012-5-4 09:09
[求助] BT 协议里面的core architecture图里有个C/E是什么意思？ - [悬赏 50 信元资产]	61ping 2012-5-3	12691	61ping 2012-5-4 08:37
[求助] 关于分割状态机	benny46 2012-5-2	96700	benny46 2012-5-3 23:02

1 ... 603 604 605 606607608 609 610 ... 892 / 892 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 31186|排名: 5

快速发帖

浏览过的版块

站长推荐 /1