马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
设A、B、C、D代表四位二进制数码,X=8A+4B+2C+D,设计一个组合逻辑电路,当输入数4<X≤15时,它的输出Y=1,否则为0。 Verilog程序如下 module alu(A,B,C,D,Y); output Y; input [3:0] A,B,C,D; wire[7:0] a; assign a={1'b0,A,3'b000}+{2'b00,B,2'b00}+{3'b000,C,1'b0}+{4'b0000,D}; assign Y=( a>4 && a<=15 )? 1:0; endmodule 仿真波形图file:///C:/Users/ADMINI~1/AppData/Local/Temp/ksohtml/wps_clip_image-28857.pngfile:///C:/Users/ADMINI~1/AppData/Local/Temp/ksohtml/wps_clip_image-31862.pngH0 GH0代表什么意思啊 还有为什么两张图y为1时输入不一样 这是同一个程序啊 程序没错吧应该 |