在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
[求助] vhdl when else "--------" hqhjj 2012-5-25 12780 jinnon 2012-5-25 16:38
[求助] CELL的输出transition time quenstin 2012-5-25 22637 quenstin 2012-5-25 16:11
[求助] 上海华虹怎么样 windflood 2012-5-21 43266 lk200603 2012-5-25 09:42
[讨论] 异步fifo 倚天f3 2012-5-23 52802 lk200603 2012-5-25 09:41
[求助] FPGA(逻辑或算法)求职 zht24kobe 2012-5-24 42667 weizhiheng 2012-5-24 23:42
[讨论] 请问这个时钟选择要不要在专门的时钟树中做 tigerajs 2012-5-24 23096 xumailster 2012-5-24 20:46
[求助] 求教fpga DLL的作用 iweimo 2012-5-22 13794 jackzhang 2012-5-24 20:32
[求助] ISE 12.4 core generator 不能用 yulaoxie 2012-5-23 32975 yulaoxie 2012-5-24 18:15
[求助] verilog求助 H0 GH0代表什么意思啊 还有为什么两张图y为1时输入不一样 455039124 2012-5-24 02886 455039124 2012-5-24 17:11
[求助] xilinx ISE与modelsim联合仿真的问题请教 txd208 2012-5-21 32982 txd208 2012-5-24 11:35
[求助] MODELSIM学习方法 thmoasmary 2012-5-23 33002 iloveic2012 2012-5-24 11:25
[求助] FLEX 10k 器件使用问题,求助 louisesunjie 2012-5-24 12184 yanrenyi 2012-5-24 11:13
[求助] HSPICE仿真出现问题,求教啊 shehuang1987 2011-5-17 15452 willyeing 2012-5-24 11:02
[求助] 请问这段1602LCD的显示程序无法显示的原因(VERILOG) hyjkvvv 2012-5-22 32683 hyjkvvv 2012-5-24 10:25
[求助] DC报如下错误“no model found on design"是什么原因? yubolan 2012-5-23 22201 bob_haohao 2012-5-24 09:33
[求助] synplify轉出quartus 6.0不認得的tri-state pad starlit 2012-5-24 03329 starlit 2012-5-24 08:07
[讨论] 如何解决DC综合时有关时钟的warning tigerajs 2012-5-23 35649 orlye 2012-5-23 21:09
[求助] 麻烦各位帮看下顶层VHDL程序哪错了,本人初学者 ljl532 2012-4-26 62425 hoohxy437 2012-5-23 17:49
[求助] 有符号数据计算问题求教 kknd2009 2012-5-23 32736 tao2000 2012-5-23 15:03
[求助] 请教spartan xc3s400 电源的功率选择问题 pptwo 2012-5-23 12266 pptwo 2012-5-23 12:32
[求助] (已解决)谁有design compiler的下载地址或者种子提供的?急用 oscaryzz 2012-5-23 14333 wlf204 2012-5-23 11:59
[解决] 求助,verilog与debussy问题~~~ clean_water 2012-5-23 32954 wlf204 2012-5-23 11:46
[求助] quartus 原理图如何转成.v文件。 yuhenmang 2012-5-17 53948 yuhenmang 2012-5-23 10:23
[求助] 关于PROM的使用 kebon22 2012-5-22 12666 solarwafer 2012-5-23 10:16
[求助] 关于双口RAM缓存数据的问题 yuechenping 2012-5-22 32495 sinva 2012-5-23 09:50
[求助] 求助:orcad下的原理图如何转换成PROTEL下的原理图 baikingsolar 2012-4-24 12703 vigourous 2012-5-23 09:50
[求助] 求助选取总线的问题 dreamylife 2012-5-21 12670 silencex8 2012-5-22 21:57
[讨论] bottom-up综合后做LEC应该注意什么 tigerajs 2012-5-22 22390 tigerajs 2012-5-22 17:14
[求助] xilinx开发板开发以太网问题 hujiaomianhao 2010-9-8 42722 250084162 2012-5-22 15:48
[求助] 关于CADENCE后仿真的一点问题 fcllyc053 2012-5-22 02075 fcllyc053 2012-5-22 13:57
[求助] 请问利用MUX选通时钟信号应该怎么做呢? sages 2012-5-19 45745 教父 2012-5-22 11:32
[求助] cadence ius相关问题! 这人很烦 2012-3-9 86756 zhangrenguo 2012-5-22 11:05
[求助] 帮我看看这个计数器为什么总是提示Syntax error near "process" 乐烁橙 2012-5-21 35026 乐烁橙 2012-5-22 10:53
[求助] 怎样用ModelSim仿真加了NIOS核的工程进行仿真 zxm2014 2012-5-8 23311 tobemyself 2012-5-21 21:53
[求助] 求助,如何将下列matlab程序转化为verilog语言 liugm 2012-5-21 33486 orlye 2012-5-21 21:25
下一页 »

快速发帖

还可输入 120 个字符
您需要登录后才可以发帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-28 09:36 , Processed in 0.069797 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
返回顶部 返回版块